JPH0479310B2 - - Google Patents
Info
- Publication number
- JPH0479310B2 JPH0479310B2 JP60022771A JP2277185A JPH0479310B2 JP H0479310 B2 JPH0479310 B2 JP H0479310B2 JP 60022771 A JP60022771 A JP 60022771A JP 2277185 A JP2277185 A JP 2277185A JP H0479310 B2 JPH0479310 B2 JP H0479310B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thermal head
- solder
- conductor
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はサーマルヘツドに関し、詳しくは複数
個の発熱抵抗体素子を同一基板上に直線的に配置
し、情報に従い、この発熱抵抗体素子を通電発熱
させて感熱記録紙に発色記録させ、あるいはイン
クリボンを介して普通紙に転写記録させるサーマ
ルヘツドに関する。
個の発熱抵抗体素子を同一基板上に直線的に配置
し、情報に従い、この発熱抵抗体素子を通電発熱
させて感熱記録紙に発色記録させ、あるいはイン
クリボンを介して普通紙に転写記録させるサーマ
ルヘツドに関する。
従来のサーマルヘツドは、例えば第６図に示す
ように、電気絶縁性のアルミナ基板１の上に薄く
グレーズ層２を設け、その上にTa2Nなどからな
り発熱して感熱記録紙（図示せず）等に発色エネ
ルギーを与える発熱抵抗体層３と、その発熱抵抗
体層３に接続されて情報に応じて電流を通じる
Al、Niなどからなる導体層４，５（Niからなる
導体層５は第７図を参照されたい）と、SiO2な
どからなり、前記発熱抵抗体層３を酸化による劣
化から保護する耐酸化層６と、Ta2O5などからな
り、感熱記録紙との接触による摩耗から前記発熱
抵抗体層３及び導体層４及び耐熱酸化層６を保護
するための耐摩耗層７とを順次積層して形成され
ている。
ように、電気絶縁性のアルミナ基板１の上に薄く
グレーズ層２を設け、その上にTa2Nなどからな
り発熱して感熱記録紙（図示せず）等に発色エネ
ルギーを与える発熱抵抗体層３と、その発熱抵抗
体層３に接続されて情報に応じて電流を通じる
Al、Niなどからなる導体層４，５（Niからなる
導体層５は第７図を参照されたい）と、SiO2な
どからなり、前記発熱抵抗体層３を酸化による劣
化から保護する耐酸化層６と、Ta2O5などからな
り、感熱記録紙との接触による摩耗から前記発熱
抵抗体層３及び導体層４及び耐熱酸化層６を保護
するための耐摩耗層７とを順次積層して形成され
ている。
そして、前記導体層４，５に電流を通じたと
き、導体層４の一部が取り除かれて一段下つて形
成された発熱部８が発熱して感熱記録紙等に発色
記録エネルギーを与えるようになつている。第７
図に示すように、上記サーマルヘツドは発熱部８
の両側に、共通電極ライン９とそれぞれの個別電
極ライン１０ａ〜１０ｇとが設けられている。そ
して、共通及び個別の電極ライン９，１０ａ〜１
０ｇの両者は、図中、線Ｂにより示された下側の
端子部１１の範囲域で、第９図に示すように半田
層１３がニツケル層５を覆つて予備半田付されて
いる。この半田層１３は、外部回路と、半田付に
より接続されるようになつている。第７図中の線
Ｂにより示された下側の端子部１１以外の上側の
ヘツド面１２は、耐酸化層６及び耐摩耗層７によ
つて覆われ保護されている。なお、第６図は第７
図のＡ−A′線に沿つて切断した拡大断面図であ
る。
き、導体層４の一部が取り除かれて一段下つて形
成された発熱部８が発熱して感熱記録紙等に発色
記録エネルギーを与えるようになつている。第７
図に示すように、上記サーマルヘツドは発熱部８
の両側に、共通電極ライン９とそれぞれの個別電
極ライン１０ａ〜１０ｇとが設けられている。そ
して、共通及び個別の電極ライン９，１０ａ〜１
０ｇの両者は、図中、線Ｂにより示された下側の
端子部１１の範囲域で、第９図に示すように半田
層１３がニツケル層５を覆つて予備半田付されて
いる。この半田層１３は、外部回路と、半田付に
より接続されるようになつている。第７図中の線
Ｂにより示された下側の端子部１１以外の上側の
ヘツド面１２は、耐酸化層６及び耐摩耗層７によ
つて覆われ保護されている。なお、第６図は第７
図のＡ−A′線に沿つて切断した拡大断面図であ
る。
このような従来のサーマルヘツドにおいて、端
子部１１には第９図に示すように半田層１３がニ
ツケル層５を覆つて予備半田付されているが、そ
の予備半田付の方法は、例えばサーマルヘツドを
直接、溶融半田に浸漬したり、又は半田クリーム
を端子部に印刷して、リフローしたりする場合な
どがある。このいずれの場合も溶融した半田は表
面張力により導体層上でカマボコ型に盛り上が
り、端子幅寸法の大小により、その厚みと付着量
は異なる。一般に、サーマルヘツドの端子間ギヤ
ツプ寸法は0.2mm以内と小さなものであり、その
サーマルヘツドに単なる半田デイツプによつて半
田層１３を形成した場合、端子部１１に外部回路
（図示せず）との電気接続を行うフレキシブル・
プリント回路（FPC）を位置決めし、加圧、加
熱して両方の半田を溶かし、溶着させた時、根本
的に半田量が多く、互いの端子間に半田ブリツジ
が生じ、電気的シヨート不良を多発する。このた
め、サーマルヘツドの端子半田デイツプ工程にお
いては、例えばノズルから圧縮空気を吹き付けて
表面張力による盛り上がりを押えているが、それ
ぞれの端子に付着した半田の厚みのバラツキは、
サーマルヘツドが形成されたチツプ内で略10〜
20μｍも生じるものがある。このように、半田デ
イツプ法による端子部１１の半田層１３の形成は
厚みのバラツキが根本的に大きくなることはさけ
られない欠点である。
子部１１には第９図に示すように半田層１３がニ
ツケル層５を覆つて予備半田付されているが、そ
の予備半田付の方法は、例えばサーマルヘツドを
直接、溶融半田に浸漬したり、又は半田クリーム
を端子部に印刷して、リフローしたりする場合な
どがある。このいずれの場合も溶融した半田は表
面張力により導体層上でカマボコ型に盛り上が
り、端子幅寸法の大小により、その厚みと付着量
は異なる。一般に、サーマルヘツドの端子間ギヤ
ツプ寸法は0.2mm以内と小さなものであり、その
サーマルヘツドに単なる半田デイツプによつて半
田層１３を形成した場合、端子部１１に外部回路
（図示せず）との電気接続を行うフレキシブル・
プリント回路（FPC）を位置決めし、加圧、加
熱して両方の半田を溶かし、溶着させた時、根本
的に半田量が多く、互いの端子間に半田ブリツジ
が生じ、電気的シヨート不良を多発する。このた
め、サーマルヘツドの端子半田デイツプ工程にお
いては、例えばノズルから圧縮空気を吹き付けて
表面張力による盛り上がりを押えているが、それ
ぞれの端子に付着した半田の厚みのバラツキは、
サーマルヘツドが形成されたチツプ内で略10〜
20μｍも生じるものがある。このように、半田デ
イツプ法による端子部１１の半田層１３の形成は
厚みのバラツキが根本的に大きくなることはさけ
られない欠点である。
例えば、第９図に示すように、半田層１３の厚
みのバラツキの大きい状態で外部回路接続用の
FPC（図示せず）を溶着するとき、加圧、加熱し
ていくと複数の端子の中で最も半田層１３が盛り
上がり、高くなつた部分に集中荷重が加わり、そ
の部分の半田が多量に溶けて広がり、全体の端子
がFPCに接続されたときには端子間に半田のブ
リツジが生じ、電気的にシヨート不良を多発する
ものであり、製造管理が困難となり、最終工程に
おいて完全不良となるため損失額が大きいなどの
重大な欠点があつた。また、従来のサーマルヘツ
ドにおいてニツケル（Ni）から成る導体層５を
設けるのは、Alが半田付性に劣り、カーマルヘ
ツドの端子として外部回路と半田付によつて接続
することに適さないため、半田付けされやすい
NiをAlの上に蒸着して、外部回路との容易な接
続を可能とするためである。導体層４，５は、従
来発熱抵抗体層３の上に、まず、Alの導体層４
を蒸着し、その上にNiの導体層５を蒸着してホ
トリソ技術で２回のマスキングにより、順にNi
→Al→Ta2N→Alの各層をパターンニングしてヘ
ツド面にて電極部と発熱部を形成し、ヘツド面に
て耐酸化層６と耐摩耗層７とからなる保護層１７
を被覆すれば、サーマルヘツドとなる。しかし、
この場合、Al層より上のNiと耐酸化層６のSiO2
の密着性が悪いため、一般に保護層１７を被覆す
るヘツド面１２の導体層４は第７図に示すように
Ni層をエツチング除去してAlのみとしている。
このため、第８図のように従来のフオトプロセス
は、Ta2Nエツチングの後、次のAlエツチングの
前にNiエツチングのためのレジストコートから
レジスト剥離の工程を要し、反復３回、マスキン
グすることになり、計23工程と多大の時間を要
し、著しくコスト高となる欠点があつた。なお、
第８図中のレジストコート（工程、、）、
プリベーク（溶剤蒸発）（工程、、）、アラ
イメント（マスクと基板の位置合わせ）・露光
（工程、、）、現像・リンス（工程、、
）、ポストベーク（レジストの密着性を上げる
工程）（工程、、）、エツチング（工程、
、、、）及びレジスト剥離（工程、
、〓〓）工程は、通常のマスキングで行われてい
る技術を示す。
みのバラツキの大きい状態で外部回路接続用の
FPC（図示せず）を溶着するとき、加圧、加熱し
ていくと複数の端子の中で最も半田層１３が盛り
上がり、高くなつた部分に集中荷重が加わり、そ
の部分の半田が多量に溶けて広がり、全体の端子
がFPCに接続されたときには端子間に半田のブ
リツジが生じ、電気的にシヨート不良を多発する
ものであり、製造管理が困難となり、最終工程に
おいて完全不良となるため損失額が大きいなどの
重大な欠点があつた。また、従来のサーマルヘツ
ドにおいてニツケル（Ni）から成る導体層５を
設けるのは、Alが半田付性に劣り、カーマルヘ
ツドの端子として外部回路と半田付によつて接続
することに適さないため、半田付けされやすい
NiをAlの上に蒸着して、外部回路との容易な接
続を可能とするためである。導体層４，５は、従
来発熱抵抗体層３の上に、まず、Alの導体層４
を蒸着し、その上にNiの導体層５を蒸着してホ
トリソ技術で２回のマスキングにより、順にNi
→Al→Ta2N→Alの各層をパターンニングしてヘ
ツド面にて電極部と発熱部を形成し、ヘツド面に
て耐酸化層６と耐摩耗層７とからなる保護層１７
を被覆すれば、サーマルヘツドとなる。しかし、
この場合、Al層より上のNiと耐酸化層６のSiO2
の密着性が悪いため、一般に保護層１７を被覆す
るヘツド面１２の導体層４は第７図に示すように
Ni層をエツチング除去してAlのみとしている。
このため、第８図のように従来のフオトプロセス
は、Ta2Nエツチングの後、次のAlエツチングの
前にNiエツチングのためのレジストコートから
レジスト剥離の工程を要し、反復３回、マスキン
グすることになり、計23工程と多大の時間を要
し、著しくコスト高となる欠点があつた。なお、
第８図中のレジストコート（工程、、）、
プリベーク（溶剤蒸発）（工程、、）、アラ
イメント（マスクと基板の位置合わせ）・露光
（工程、、）、現像・リンス（工程、、
）、ポストベーク（レジストの密着性を上げる
工程）（工程、、）、エツチング（工程、
、、、）及びレジスト剥離（工程、
、〓〓）工程は、通常のマスキングで行われてい
る技術を示す。
しかも、サーマルヘツドの保護層１７を被覆し
ないヘツド端子部１１において、フオトエツチン
グされた端子部１１の断面を見ると、第９図に示
すように下にAlの導体層４、上にNiの導体層５
が積層された２層構造となつている。このためイ
オン化傾向順位の大きく異なるAlとNiの接合部
が外気に触れていることから、湿気等により腐蝕
が発生して導体抵抗が上昇しやすく、防湿性の良
いプラステイツク接着剤等を選定して湿気を封ず
るようなパシベーシヨンが不可欠であるなど信頼
性に欠けるものであつた。
ないヘツド端子部１１において、フオトエツチン
グされた端子部１１の断面を見ると、第９図に示
すように下にAlの導体層４、上にNiの導体層５
が積層された２層構造となつている。このためイ
オン化傾向順位の大きく異なるAlとNiの接合部
が外気に触れていることから、湿気等により腐蝕
が発生して導体抵抗が上昇しやすく、防湿性の良
いプラステイツク接着剤等を選定して湿気を封ず
るようなパシベーシヨンが不可欠であるなど信頼
性に欠けるものであつた。
本発明は、前記従来技術の問題点に鑑みてなさ
れたものであり、その目的とするところは導体層
４，５からなる端子部１１の製造方法を変更する
ことにより、端子部１１の半田厚み寸法のバラツ
キを低減し、製造歩留りの高いサーマルヘツドを
提供することにあり、さらにまた、サーマルヘツ
ド製造プロセスの導体層成膜工数及びフオトプロ
セスの工数を削減し、コスト低減をはかるととも
に、端子部１１のAlからなる導体層４の全面を
Niからなる導体層５で被覆して異種の金属の接
合部が外気に触れないものとし、耐蝕効果を増
し、信頼性の高いサーマルヘツドを提供すること
にある。
れたものであり、その目的とするところは導体層
４，５からなる端子部１１の製造方法を変更する
ことにより、端子部１１の半田厚み寸法のバラツ
キを低減し、製造歩留りの高いサーマルヘツドを
提供することにあり、さらにまた、サーマルヘツ
ド製造プロセスの導体層成膜工数及びフオトプロ
セスの工数を削減し、コスト低減をはかるととも
に、端子部１１のAlからなる導体層４の全面を
Niからなる導体層５で被覆して異種の金属の接
合部が外気に触れないものとし、耐蝕効果を増
し、信頼性の高いサーマルヘツドを提供すること
にある。
かかる目的を達成するために、本発明は、絶縁
性基板上にグレーズ層を設け、該グレース層上に
発熱抵抗体層を設け、さらに該発熱抵抗体層に供
電するアルミニウム又はアルミニウム合金からな
る導体層を設けるとともに、耐酸化層及び耐摩耗
層を順に積層してなるサーマルヘツドであつて、
前記導体層の端子部に該端子部の全面を包囲する
ようにニツケル又は銅若しくはそれ等の合金から
なる下地鍍着層を形成し、さらにこの下地鍍着層
上にスズ又はスズ合金からなる低融点金属層を鍍
着したことを特徴とするものである。
性基板上にグレーズ層を設け、該グレース層上に
発熱抵抗体層を設け、さらに該発熱抵抗体層に供
電するアルミニウム又はアルミニウム合金からな
る導体層を設けるとともに、耐酸化層及び耐摩耗
層を順に積層してなるサーマルヘツドであつて、
前記導体層の端子部に該端子部の全面を包囲する
ようにニツケル又は銅若しくはそれ等の合金から
なる下地鍍着層を形成し、さらにこの下地鍍着層
上にスズ又はスズ合金からなる低融点金属層を鍍
着したことを特徴とするものである。
前記絶縁基板、グレーズ層及び発熱抵抗体層は
従来、公知の材料、例えば絶縁基板にアルミナ、
グレーズ層にガラス、発熱抵抗体層にTa2N等を
使用し得るが、この他、これら材料と同一機能を
持つ材料を用いることができることはいうまでも
ない。グレース層、発熱抵抗体層及びアルミニウ
ム又はアルミニウム合金（例えばアルミニウムと
シリコンの合金）から成る導体層を従来法を用い
て所定膜厚に形成する。
従来、公知の材料、例えば絶縁基板にアルミナ、
グレーズ層にガラス、発熱抵抗体層にTa2N等を
使用し得るが、この他、これら材料と同一機能を
持つ材料を用いることができることはいうまでも
ない。グレース層、発熱抵抗体層及びアルミニウ
ム又はアルミニウム合金（例えばアルミニウムと
シリコンの合金）から成る導体層を従来法を用い
て所定膜厚に形成する。
ヘツド面における導体層の導電パターンを作る
には、フオトリリ技術で２回の慣用マスキング反
復により作る。例えば、後述する実施例のように
行う。
には、フオトリリ技術で２回の慣用マスキング反
復により作る。例えば、後述する実施例のように
行う。
耐酸化層及び耐摩耗層も、従来公知の材料、例
えば耐酸化層にSiO2、耐摩耗層にはTa2O5等を使
用し得るが、この他、これら材料と同一機能を持
つ材料を用いることができることはいうまでもな
い。
えば耐酸化層にSiO2、耐摩耗層にはTa2O5等を使
用し得るが、この他、これら材料と同一機能を持
つ材料を用いることができることはいうまでもな
い。
これらの各層の成膜も、従来法、例えば、スパ
ツタリングにより、所望の膜厚に形成して行う。
ツタリングにより、所望の膜厚に形成して行う。
端子部におけるAlの導体層の導電パターンは
ヘツド面での導電パターン形成時に形成される。
そして、電解鍍着のための下地金属（ニツケル又
は銅）の鍍着層は無電解又は電解メツキ処理によ
り作られるが、一般に、無電解メツキ処理を行う
ことにより作られることが多い。その厚さは、ニ
ツケル層のピンホール対策上から約2μｍ以上が
好ましい。低融点金属層（スズ又はスズ合金）は
下地鍍着層を介して電解メツキ処理により形成す
る。その層厚は、10〜20μｍが望ましい。
ヘツド面での導電パターン形成時に形成される。
そして、電解鍍着のための下地金属（ニツケル又
は銅）の鍍着層は無電解又は電解メツキ処理によ
り作られるが、一般に、無電解メツキ処理を行う
ことにより作られることが多い。その厚さは、ニ
ツケル層のピンホール対策上から約2μｍ以上が
好ましい。低融点金属層（スズ又はスズ合金）は
下地鍍着層を介して電解メツキ処理により形成す
る。その層厚は、10〜20μｍが望ましい。
以下、本発明の一実施例を第１図ないし第５図
に従つて説明する。なお、図中、従来例として示
した第６図、第７図及び第９図と同一物には、同
一符号が付してある。
に従つて説明する。なお、図中、従来例として示
した第６図、第７図及び第９図と同一物には、同
一符号が付してある。
第１図に示すように、絶縁性基板１の表面を薄
いグレーズ層２で覆つた、いわゆるグレーズドア
ルミナ基板上にTaをAγとN2ガスのリアクテイ
ヴスパツタリング法により0.05〜0.2μｍの厚みで
Ta2Nから成る発熱抵抗体層３を形成し、次に約
2μｍの厚みでAlからなる導体層４を形成する。
そして、第３図に示すように図中矢印進行方向の
工程（〜）を行い、フオトリソ技術で２回の
慣用マスキング反覆により順にレジストコート
（工程）、プリベーク（工程）、アライメン
ト・露光（工程）、現像・リンス（工程）、ポ
ストベーク（工程）、Alエツチング（工程）、
Ta2Nエツチング（工程）、レジスト剥離（工
程）を行い、再びレジストコート（工程）、
プリベーク（工程）、アライメント・露光（工
程）、現像・リンス（工程）、ポストベーク
（工程）、Alエツチング（工程）そしてレジ
スト剥離（工程）を順に行う。よつて、15工程
で電極部と発熱部パターンを形成する。次に、端
子部１１をメタルマスクで覆つた後、約2μｍの
厚みのSiO2膜よりなる耐酸化層６及び約5μｍの
厚みのTa2O5よりなる耐摩耗層７をスパツタリン
グにより形成することにより、ヘツド面１２は作
成される。
いグレーズ層２で覆つた、いわゆるグレーズドア
ルミナ基板上にTaをAγとN2ガスのリアクテイ
ヴスパツタリング法により0.05〜0.2μｍの厚みで
Ta2Nから成る発熱抵抗体層３を形成し、次に約
2μｍの厚みでAlからなる導体層４を形成する。
そして、第３図に示すように図中矢印進行方向の
工程（〜）を行い、フオトリソ技術で２回の
慣用マスキング反覆により順にレジストコート
（工程）、プリベーク（工程）、アライメン
ト・露光（工程）、現像・リンス（工程）、ポ
ストベーク（工程）、Alエツチング（工程）、
Ta2Nエツチング（工程）、レジスト剥離（工
程）を行い、再びレジストコート（工程）、
プリベーク（工程）、アライメント・露光（工
程）、現像・リンス（工程）、ポストベーク
（工程）、Alエツチング（工程）そしてレジ
スト剥離（工程）を順に行う。よつて、15工程
で電極部と発熱部パターンを形成する。次に、端
子部１１をメタルマスクで覆つた後、約2μｍの
厚みのSiO2膜よりなる耐酸化層６及び約5μｍの
厚みのTa2O5よりなる耐摩耗層７をスパツタリン
グにより形成することにより、ヘツド面１２は作
成される。
次に、第４図に示す工程で端子部１１の範囲域
でのアルミ層（第２図及び第５図参照）に選択的
に無電解メツキを行い、ニツケル層１４を約2μ
ｍの厚みで第５図のように端子全面に被面し、そ
して低融点金属層１５をニツケル層１４を覆つて
スズ又はスズ合金の電解メツキにより形成して第
１図及び第２図の端子部１６を作製した後、外部
回路（図示せず）との接続を行うものである。
でのアルミ層（第２図及び第５図参照）に選択的
に無電解メツキを行い、ニツケル層１４を約2μ
ｍの厚みで第５図のように端子全面に被面し、そ
して低融点金属層１５をニツケル層１４を覆つて
スズ又はスズ合金の電解メツキにより形成して第
１図及び第２図の端子部１６を作製した後、外部
回路（図示せず）との接続を行うものである。
本実施例によれば、ヘツド面１２の導体層４を
その上にNi層を一旦形成する過程を経ずにAl又
はAl合金の単層蒸着とするため、成膜材料、成
膜時間、メンテナンス時間の削減とフオトプロセ
スにおけるマスキングとエツチングの反復回数の
削減がはかられ、従来、多大の時間を要してした
工程が削減されて著しく時間短縮された。また、
上述した従来のサーマルヘツドの製造過程にはな
かつた端子部の電解ハンダメツキの処理は、第４
図に示すように順にアルカリ脱脂、酸洗、Zn置
換、無電解Niメツキ、電解ハンダメツキ、フレ
オン乾燥を行う工程から成り、多数枚の基板を同
時に処理できる上、その工程は製造時間として、
約30分サイクルとなり、マスキング、エツチン
グ、ハンダデイツプの一連の工程に費す時間に比
べて大巾に短かいため、サーマルヘツド製造工程
の時間短縮効果は大きい。また、端子部はスズ又
はスズ合金を電解メツキで鍍着させるため、全面
にメツキ膜厚が均一に被覆でき、上述した従来の
サーマルヘツドのハンダ被覆と対比すると著しく
厚みのバラツキが少なく、外部回路の接続におい
て均一に溶融するため製造管理が容易で製造歩留
りが著しく高くなる。また、無電解ニツケルメツ
キは、メツキ液に接するAlの全面に一様にNi膜
を被覆してAlとNi接合部が外気に接触しなくな
るため、Alの防蝕効果がある。
その上にNi層を一旦形成する過程を経ずにAl又
はAl合金の単層蒸着とするため、成膜材料、成
膜時間、メンテナンス時間の削減とフオトプロセ
スにおけるマスキングとエツチングの反復回数の
削減がはかられ、従来、多大の時間を要してした
工程が削減されて著しく時間短縮された。また、
上述した従来のサーマルヘツドの製造過程にはな
かつた端子部の電解ハンダメツキの処理は、第４
図に示すように順にアルカリ脱脂、酸洗、Zn置
換、無電解Niメツキ、電解ハンダメツキ、フレ
オン乾燥を行う工程から成り、多数枚の基板を同
時に処理できる上、その工程は製造時間として、
約30分サイクルとなり、マスキング、エツチン
グ、ハンダデイツプの一連の工程に費す時間に比
べて大巾に短かいため、サーマルヘツド製造工程
の時間短縮効果は大きい。また、端子部はスズ又
はスズ合金を電解メツキで鍍着させるため、全面
にメツキ膜厚が均一に被覆でき、上述した従来の
サーマルヘツドのハンダ被覆と対比すると著しく
厚みのバラツキが少なく、外部回路の接続におい
て均一に溶融するため製造管理が容易で製造歩留
りが著しく高くなる。また、無電解ニツケルメツ
キは、メツキ液に接するAlの全面に一様にNi膜
を被覆してAlとNi接合部が外気に接触しなくな
るため、Alの防蝕効果がある。
上述の如く、本発明は、ヘツド面の導体層をア
ルミニウム又はアルミニウム合金層上にニツケル
層を一旦形成する過程を経ずに、アルミニウム又
はアルミニウム合金の単層蒸着とし、かつ、端子
部をアルミニウム又はアルミニウム合金の導体層
の上にそれを囲繞してニツケル又は銅メツキ層を
形成し、さらにその上に低融点金属（スズ又はス
ズ合金）層を形成したサーマルヘツドなので、絶
縁基板上のアルミニウム又はアルミニウム合金か
らなる導体層上に、一旦ニツケル層を形成した
後、ヘツド面でのニツケル層を除いた従来のサー
マルヘツドに比べてニツケル層の成膜材料、導体
層成膜工数及びフオトプロセスの工数を大幅に削
減して、その分、コスト低減を容易に達成でき
る。
ルミニウム又はアルミニウム合金層上にニツケル
層を一旦形成する過程を経ずに、アルミニウム又
はアルミニウム合金の単層蒸着とし、かつ、端子
部をアルミニウム又はアルミニウム合金の導体層
の上にそれを囲繞してニツケル又は銅メツキ層を
形成し、さらにその上に低融点金属（スズ又はス
ズ合金）層を形成したサーマルヘツドなので、絶
縁基板上のアルミニウム又はアルミニウム合金か
らなる導体層上に、一旦ニツケル層を形成した
後、ヘツド面でのニツケル層を除いた従来のサー
マルヘツドに比べてニツケル層の成膜材料、導体
層成膜工数及びフオトプロセスの工数を大幅に削
減して、その分、コスト低減を容易に達成でき
る。
しかも、本発明のサーマルヘツドは、端子部の
アルミニウム（アルミニウム合金）からなる導体
層上に電解メツキした低融点金属層の厚みのバラ
ツキが極みめて少ないので、外部回路接続部の
FPC加圧、加熱条件設定が容易で端子間プリツ
ジによる電気的シヨート不良の発生が著しく低い
という効果を奏し、さらにまた、導体層の全面を
ニツケルで被覆して異種の金属接合部が外気に触
れないように形成されているので耐蝕効果が増し
て信頼性が高いという実用上の効果をも奏する。
アルミニウム（アルミニウム合金）からなる導体
層上に電解メツキした低融点金属層の厚みのバラ
ツキが極みめて少ないので、外部回路接続部の
FPC加圧、加熱条件設定が容易で端子間プリツ
ジによる電気的シヨート不良の発生が著しく低い
という効果を奏し、さらにまた、導体層の全面を
ニツケルで被覆して異種の金属接合部が外気に触
れないように形成されているので耐蝕効果が増し
て信頼性が高いという実用上の効果をも奏する。
第１図〜第５図は、本発明に係り、第１図は、
第２図のＣ−C′線に沿つて切断した本発明のサー
マルヘツドの一実施例を示す拡大断面図、第２図
は本発明のサーマルヘツドを示す平面図、第３図
は本発明のサーマルヘツドの導電パターンを作る
ためのフオトプロセスの示す工程図、第４図は本
発明のサーマルヘツドのニツケル層、低融点金属
層を形成するためのメツキ工程を示す図、第５図
は本発明のサーマルヘツドの端子部を示す断面
図、第６図〜第９図は従来例に係り、第６図は第
７図のＡ−A′線に沿つて切つた従来のサーマル
ヘツドを示す拡大断面図、第７図はサーマルヘツ
ドを示す平面図、第８図はサーマルヘツドの導電
パターンを作るためのフオトプロセスを示す工程
図、第９図はサーマルヘツドの端子部を示す要部
断面図である。 １……絶縁性基板、２……グレーズ層、３……
発熱抵抗体層、４……導体層、６……耐酸化層、
７……耐摩耗層、１２……ヘツド面、１４……ニ
ツケル層、１５……低融点金属層、１６……端子
部。
第２図のＣ−C′線に沿つて切断した本発明のサー
マルヘツドの一実施例を示す拡大断面図、第２図
は本発明のサーマルヘツドを示す平面図、第３図
は本発明のサーマルヘツドの導電パターンを作る
ためのフオトプロセスの示す工程図、第４図は本
発明のサーマルヘツドのニツケル層、低融点金属
層を形成するためのメツキ工程を示す図、第５図
は本発明のサーマルヘツドの端子部を示す断面
図、第６図〜第９図は従来例に係り、第６図は第
７図のＡ−A′線に沿つて切つた従来のサーマル
ヘツドを示す拡大断面図、第７図はサーマルヘツ
ドを示す平面図、第８図はサーマルヘツドの導電
パターンを作るためのフオトプロセスを示す工程
図、第９図はサーマルヘツドの端子部を示す要部
断面図である。 １……絶縁性基板、２……グレーズ層、３……
発熱抵抗体層、４……導体層、６……耐酸化層、
７……耐摩耗層、１２……ヘツド面、１４……ニ
ツケル層、１５……低融点金属層、１６……端子
部。
Claims (1)
- １ 絶縁性基板上にグレーズ層を設け、該グレー
ス層上に発熱抵抗体層を設け、さらに該発熱抵抗
体層に供電するアルミニウム又はアルミニウム合
金からなる導体層を設けるとともに、耐酸化層及
び耐摩耗層を順に積層してなるサーマルヘツドで
あつて、前記導体層の端子部に該端子部の全面を
包囲するようにニツケル又は銅若しくはそれ等の
合金からなる下地鍍着層を形成し、さらにこの下
地鍍着層上にスズ又はスズ合金からなる低融点金
属層を鍍着したことを特徴とするサーマルヘツ
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022771A JPS61182964A (ja) | 1985-02-09 | 1985-02-09 | サ−マルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022771A JPS61182964A (ja) | 1985-02-09 | 1985-02-09 | サ−マルヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61182964A JPS61182964A (ja) | 1986-08-15 |
| JPH0479310B2 true JPH0479310B2 (ja) | 1992-12-15 |
Family
ID=12091930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022771A Granted JPS61182964A (ja) | 1985-02-09 | 1985-02-09 | サ−マルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182964A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263770A (ja) * | 1985-05-20 | 1986-11-21 | Alps Electric Co Ltd | サ−マルヘツド |
| JPH0632929B2 (ja) * | 1985-06-27 | 1994-05-02 | アルプス電気株式会社 | サ−マルヘツドの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135081A (en) * | 1980-03-26 | 1981-10-22 | Matsushita Electric Ind Co Ltd | Thermal head |
| JPS56159178A (en) * | 1980-05-14 | 1981-12-08 | Ricoh Co Ltd | Thermal head |
| JPS57165275A (en) * | 1981-04-07 | 1982-10-12 | Ricoh Co Ltd | Thermal head device |
-
1985
- 1985-02-09 JP JP60022771A patent/JPS61182964A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61182964A (ja) | 1986-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0059102B1 (en) | Crossover construction of thermal-head | |
| GB2076747A (en) | Thermal Recording Head | |
| JPH0479310B2 (ja) | ||
| JP2002140975A (ja) | ヒューズ素子及びその製造方法 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JPH10119335A (ja) | サーマルヘッドおよびその製造方法 | |
| JP3042682B2 (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPH068053B2 (ja) | サ−マルヘツド | |
| JPH0380435B2 (ja) | ||
| JP2968389B2 (ja) | サーマルヘッド | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JP3365530B2 (ja) | サーマルヘッド | |
| JPS61263770A (ja) | サ−マルヘツド | |
| JP3129912B2 (ja) | サーマルヘッドの製造方法 | |
| JP2000331590A (ja) | 回路保護素子及びその製造方法 | |
| JPS6161988B2 (ja) | ||
| JPS6347164A (ja) | サ−マルプリントヘツド基板とその製造方法 | |
| JPH0586346B2 (ja) | ||
| JPH0439064A (ja) | サーマルヘッド | |
| JPS61202857A (ja) | サ−マルヘツド | |
| JP3083018B2 (ja) | 高密度プリント基板の製造方法 | |
| JPH0230554A (ja) | サーマルヘッド及びその製造方法 | |
| JPH0632929B2 (ja) | サ−マルヘツドの製造方法 | |
| JPH0712694B2 (ja) | サ−マルヘツド | |
| JPS6394861A (ja) | サ−マルヘツド及びその製造方法 |