JPS6347164A - サ−マルプリントヘツド基板とその製造方法 - Google Patents
サ−マルプリントヘツド基板とその製造方法Info
- Publication number
- JPS6347164A JPS6347164A JP61191348A JP19134886A JPS6347164A JP S6347164 A JPS6347164 A JP S6347164A JP 61191348 A JP61191348 A JP 61191348A JP 19134886 A JP19134886 A JP 19134886A JP S6347164 A JPS6347164 A JP S6347164A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- electrode body
- common electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 238000007639 printing Methods 0.000 abstract description 10
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 238000005299 abrasion Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 67
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229960002050 hydrofluoric acid Drugs 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007651 thermal printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁基板上に発熱抵抗体や、該発熱抵抗体に
接続する配線パターンが膜技術により形成されるサーマ
ルプリントヘッド基板およびその製造方法に関し、特に
薄膜導体パターンを有するサーマルプリントヘッド基板
、およびその製造方法に関する。
接続する配線パターンが膜技術により形成されるサーマ
ルプリントヘッド基板およびその製造方法に関し、特に
薄膜導体パターンを有するサーマルプリントヘッド基板
、およびその製造方法に関する。
第１０図はこの種のサーマルプリントヘッド基板の従来
例の導体構成の一部分を示す平面図、第１１図は第１０
図のＢ−Ｂ視断面図（ただし耐摩耗層２Ｂおよび絶縁樹
脂膜２７の被覆後）を示す。
例の導体構成の一部分を示す平面図、第１１図は第１０
図のＢ−Ｂ視断面図（ただし耐摩耗層２Ｂおよび絶縁樹
脂膜２７の被覆後）を示す。
グレーズドアルミナ基板ｌ」二に発熱抵抗体層２４が設
けられ、この上面両端に接続して電力を供給するための
電極体２５． 、２５２が設けられており、一方の電極
体２５１は第１０図に示す様に共通に接続されている。
けられ、この上面両端に接続して電力を供給するための
電極体２５． 、２５２が設けられており、一方の電極
体２５１は第１０図に示す様に共通に接続されている。
発熱抵抗体層２４と電極体２５． 、２５２の一部の上
には耐摩耗層２Ｂが設けられ、さらに電極体２５． 、
２５２を保護するための絶縁樹脂膜２７が設けられてい
る。
には耐摩耗層２Ｂが設けられ、さらに電極体２５． 、
２５２を保護するための絶縁樹脂膜２７が設けられてい
る。
上述した従来のサーマルプリントヘッド基板を用いて印
字を行なう場合、例えばＡ４サイズ、あるいはＢ４サイ
ズのサーマルプリントヘッド基板のときは、電極体２５
１には大電流を供給する必要がある。例えば、発熱抵抗
体の抵抗値が２５０Ω程！■である場合、印字するのに
十分な発熱量を与えるためには最大２０アンペア前後の
電流を供給する必要がある。このとき、基板２５１の両
側から電流を供給するとしても電極体２５、には約１０
アンペアは流れるため、導体抵抗値が問題となる。電極
体２５１の導体膜としては、搭載部品をＡｕワイヤーま
たはＡＩワイヤーでポンディング接続するために、通常
、Ａ Ｉ Ｉ＆！やＡｕ膜が用いられる。電極体共通部
２５１の幅を４ｍｍ、導体膜厚な２鱗とすると長さ１０
ｃｍ当りの導体抵抗値は、ＡＩ膜の場合に比抵抗ρ＝２
．７５Ｘ １０”Ωｅｍ、Ａｕ膜の場合に比抵抗ｐ＝２
．４ＸＩＯ”Ω・ｍでそれぞれ３４４ｍΩ、 ３００
ｍΩとなり、ｌＯアンペアの電流による電圧降下は３ｖ
／１０ｃｍ前後の値となる。電圧降下がこの程度の値で
あるときには、サーマルプリントヘッド基板の印字位置
が中央寄りになる程、発熱抵抗体層２４に印加される電
圧は小さくなり、発熱量も小さいため、印字濃度が低く
なる。このような印字濃度ムラを改善するためには導体
膜厚を１０倍以上にする必要があるが、薄膜導体でこれ
を実現するのは成膜装置の設備能力上からみて、また、
電流供給用の外部接続端子には耐食性をもたせるため、
Ａｕ膜が用いられるが、Ａｕは勿論高価な貴金属である
点からみて、いずれも経済的でないという欠点がある。
字を行なう場合、例えばＡ４サイズ、あるいはＢ４サイ
ズのサーマルプリントヘッド基板のときは、電極体２５
１には大電流を供給する必要がある。例えば、発熱抵抗
体の抵抗値が２５０Ω程！■である場合、印字するのに
十分な発熱量を与えるためには最大２０アンペア前後の
電流を供給する必要がある。このとき、基板２５１の両
側から電流を供給するとしても電極体２５、には約１０
アンペアは流れるため、導体抵抗値が問題となる。電極
体２５１の導体膜としては、搭載部品をＡｕワイヤーま
たはＡＩワイヤーでポンディング接続するために、通常
、Ａ Ｉ Ｉ＆！やＡｕ膜が用いられる。電極体共通部
２５１の幅を４ｍｍ、導体膜厚な２鱗とすると長さ１０
ｃｍ当りの導体抵抗値は、ＡＩ膜の場合に比抵抗ρ＝２
．７５Ｘ １０”Ωｅｍ、Ａｕ膜の場合に比抵抗ｐ＝２
．４ＸＩＯ”Ω・ｍでそれぞれ３４４ｍΩ、 ３００
ｍΩとなり、ｌＯアンペアの電流による電圧降下は３ｖ
／１０ｃｍ前後の値となる。電圧降下がこの程度の値で
あるときには、サーマルプリントヘッド基板の印字位置
が中央寄りになる程、発熱抵抗体層２４に印加される電
圧は小さくなり、発熱量も小さいため、印字濃度が低く
なる。このような印字濃度ムラを改善するためには導体
膜厚を１０倍以上にする必要があるが、薄膜導体でこれ
を実現するのは成膜装置の設備能力上からみて、また、
電流供給用の外部接続端子には耐食性をもたせるため、
Ａｕ膜が用いられるが、Ａｕは勿論高価な貴金属である
点からみて、いずれも経済的でないという欠点がある。
本発明のサーマルプリントヘッド基板は、その共通電極
体が、絶縁基板上に形成された下地Ｃｕ膜と、該下地Ｃ
ｕ膜上にめっきされたＣｕ層と、該Ｇｕ層上にめっきさ
れた１膜とよりなり、外部接続パターンが、絶縁基板上
に形成された下地Ｃｕ膜と、該下地Ｃｕ膜上にめっきさ
れたＸｉ膜と、該旧説上にめっきされたＡｕｌｌ１ｌを
有している。
体が、絶縁基板上に形成された下地Ｃｕ膜と、該下地Ｃ
ｕ膜上にめっきされたＣｕ層と、該Ｇｕ層上にめっきさ
れた１膜とよりなり、外部接続パターンが、絶縁基板上
に形成された下地Ｃｕ膜と、該下地Ｃｕ膜上にめっきさ
れたＸｉ膜と、該旧説上にめっきされたＡｕｌｌ１ｌを
有している。
また、本発明のサーマルプリントヘッド基板の製造方法
は、絶縁基板上にＣｕ膜を、次にＴｉ膜を形成して下地
層とし、次に、該下地層のうち、前記共通電極体および
外部接続パターンとなるべき箇所以外の部分を除去して
下地層パターンを形成する工程と、共通電極体および外
部接続パターンとなるべき部分に形成された配線用導体
層と発熱抵抗体層と前記Ｔｉ膜を除去して前記下地層パ
ターンのＣｕ膜を露出させた後、共通電極体となるべき
部分にＣｕ層を、さらにその上に１膜を、それぞれめっ
きし、また、外部接続パターンとなるべき部分に１膜を
、さらにその上にＡｕ膜を、それぞれめっきする工程を
有している。
は、絶縁基板上にＣｕ膜を、次にＴｉ膜を形成して下地
層とし、次に、該下地層のうち、前記共通電極体および
外部接続パターンとなるべき箇所以外の部分を除去して
下地層パターンを形成する工程と、共通電極体および外
部接続パターンとなるべき部分に形成された配線用導体
層と発熱抵抗体層と前記Ｔｉ膜を除去して前記下地層パ
ターンのＣｕ膜を露出させた後、共通電極体となるべき
部分にＣｕ層を、さらにその上に１膜を、それぞれめっ
きし、また、外部接続パターンとなるべき部分に１膜を
、さらにその上にＡｕ膜を、それぞれめっきする工程を
有している。
このようにして製造されたサーマルプリントヘッド基板
は、共通電極部の導体抵抗値が小さいため大電流が流れ
てもその印字位置による発熱抵抗体への印加電圧の差が
十分に小さく、したがって印字濃度むらも改善され、ま
た、外部接続パターンにおいてもＡｕめっきがあるため
十分な耐食性が得られる。
は、共通電極部の導体抵抗値が小さいため大電流が流れ
てもその印字位置による発熱抵抗体への印加電圧の差が
十分に小さく、したがって印字濃度むらも改善され、ま
た、外部接続パターンにおいてもＡｕめっきがあるため
十分な耐食性が得られる。
次に、本発明の実施例を図面を参照して説明する。
第１図は本発明のサーマルプリントヘッド基板の一実施
例の導体配置を示す部分平面図、第２図は該実施例のＡ
−Ａ挽断面図（ただし、耐摩耗層１２．絶縁樹脂膜１３
を追加記入）、第３図ないし第９図は第１図および第２
図に示したサーマルプリントヘッド基板の実施例の膜お
よび導体構成の製造方法を工程順に説明するための仕掛
基板断面図である。
例の導体配置を示す部分平面図、第２図は該実施例のＡ
−Ａ挽断面図（ただし、耐摩耗層１２．絶縁樹脂膜１３
を追加記入）、第３図ないし第９図は第１図および第２
図に示したサーマルプリントヘッド基板の実施例の膜お
よび導体構成の製造方法を工程順に説明するための仕掛
基板断面図である。
最初に第３図ないし第９図、および第２図について製造
工程を説明する。
工程を説明する。
（１）下地処理工程（第３図）
グレーズドアルミナ基板１」−にＣｕ成膜を２μ厚に、
続いてその上にＴｉ成膜を８００Ａ厚に、それぞれスパ
ッタリング法により成膜形成する。このＣｕ成膜は、第
２図に示す共通電極体９においては、大電流が流れると
きの良導体層としての役目を果すためのＣｕめっき層６
の下地層となり、外部接続パターン１０においては、Ｎ
ｉめっき膜７およびＡｕめっき膜８の下地層となるため
のものである。また、Ｇｕ成膜上のＴｉ成膜は、Ｃｕの
酪化膜があると発熱抵抗体層４との面接触部で電流が流
れにくくなったり、機械的な密着性が得られなくなった
りするので、中間層として設けられたものである。
続いてその上にＴｉ成膜を８００Ａ厚に、それぞれスパ
ッタリング法により成膜形成する。このＣｕ成膜は、第
２図に示す共通電極体９においては、大電流が流れると
きの良導体層としての役目を果すためのＣｕめっき層６
の下地層となり、外部接続パターン１０においては、Ｎ
ｉめっき膜７およびＡｕめっき膜８の下地層となるため
のものである。また、Ｇｕ成膜上のＴｉ成膜は、Ｃｕの
酪化膜があると発熱抵抗体層４との面接触部で電流が流
れにくくなったり、機械的な密着性が得られなくなった
りするので、中間層として設けられたものである。
（２）ド地層パターン形成工程（第４図）ド地処理工程
により下地層が形成された絶縁基板に対し、公知のホト
１／シスト処理技術により、フッ酸、硝酸を主成分とす
るエッチャントでエツチングしてＴｉ成膜、Ｃｕ成膜を
所望の形状のノくターンに形成し、第４図に示す下地層
パターンとする。ここで、所望の形状とは、共通電極体
９と外部接続パターン１０となるべき箇所のみ下地層を
残した形状である。
により下地層が形成された絶縁基板に対し、公知のホト
１／シスト処理技術により、フッ酸、硝酸を主成分とす
るエッチャントでエツチングしてＴｉ成膜、Ｃｕ成膜を
所望の形状のノくターンに形成し、第４図に示す下地層
パターンとする。ここで、所望の形状とは、共通電極体
９と外部接続パターン１０となるべき箇所のみ下地層を
残した形状である。
（３）発熱抵抗体層４およびＡ１導体層５の成膜工程（
第５図） 下地層パターン形成工程で残留しているホトレジストを
除去、洗浄後、発熱抵抗体層４（約０．１〜０．２）ｕ
ｌ厚）およびＡＩ導体層５（約ｉ、ｏ胛厚）をスパッタ
リング法により成膜する。
第５図） 下地層パターン形成工程で残留しているホトレジストを
除去、洗浄後、発熱抵抗体層４（約０．１〜０．２）ｕ
ｌ厚）およびＡＩ導体層５（約ｉ、ｏ胛厚）をスパッタ
リング法により成膜する。
（４） ＡＩ導体パターン形成工程Ａ（第６図）発熱抵
抗体層４およびＡＩ導体層５の成膜後、ホトレジストヘ ン酸系のエッチャントでエツチングしてパターンを形成
し、続いてその下の発熱抵抗体層４をフ・ン酸、硝酸系
のエッチャントによりエツチングして除去する。この部
分は最後に駆動ＩＣを塔載するＩＣ搭載部１２となる。
抗体層４およびＡＩ導体層５の成膜後、ホトレジストヘ ン酸系のエッチャントでエツチングしてパターンを形成
し、続いてその下の発熱抵抗体層４をフ・ン酸、硝酸系
のエッチャントによりエツチングして除去する。この部
分は最後に駆動ＩＣを塔載するＩＣ搭載部１２となる。
（５） ＡＩ導体パターン形成工程Ｂ（第７図）次に同
様の処理技術を用いて、発熱抵抗体部１１のＡＩ導体層
５と、共通電極体９および外部接続ノくターン１０とな
るべき箇所のＡＩ導体層５をエツチングして除去し、Ａ
Ｉ導体パターンを形成する。
様の処理技術を用いて、発熱抵抗体部１１のＡＩ導体層
５と、共通電極体９および外部接続ノくターン１０とな
るべき箇所のＡＩ導体層５をエツチングして除去し、Ａ
Ｉ導体パターンを形成する。
（６）電極体形成工程（第８図）
ＡＩ導体パターン形成後、共通電極体９および外部接続
パターン１０となるべき部分以外をホトレジストでマス
キングして発熱抵抗体層４およびＴｉ成膜をフッ酸、硝
酸系の混酸により同時にエツチング除去し、共通電極体
９および外部接続ノ々ターン１０となるべき部分におい
てＣｕ成膜の下地層ノくターンを露出させた状態とする
。なお、外部接続ノ々ターン１０においては、端子接続
方法が半田イ１の場合にはこの状態で適当な構成となり
得るが、圧着による接続などの場合には耐食性が劣るた
めこの状１ルでは不適当である。
パターン１０となるべき部分以外をホトレジストでマス
キングして発熱抵抗体層４およびＴｉ成膜をフッ酸、硝
酸系の混酸により同時にエツチング除去し、共通電極体
９および外部接続ノ々ターン１０となるべき部分におい
てＣｕ成膜の下地層ノくターンを露出させた状態とする
。なお、外部接続ノ々ターン１０においては、端子接続
方法が半田イ１の場合にはこの状態で適当な構成となり
得るが、圧着による接続などの場合には耐食性が劣るた
めこの状１ルでは不適当である。
（７）めっき膜形成工程（第９図）
次に、共通電極体９となるべき部分に公知の電解めっき
法により前工程で使用したフォトレジストをそのままマ
スクとしてＣｕめつき層６を約３０ＩＬ１１厚に形成し
、次いで、このＣｕめつき層６」二と外部接続パターン
１０となるべき部分のＣｕ成膜２上、公知の無電解めっ
き法によりＮｉめつき膜７を約１．０００〜２．０ＯＯ
Ａ厚にめっきする。つづいて外部接続パターンｌＯとな
るべき部分のＮｉめつき膜７上に公知の無電解めっき法
によりＡｕめつき膜８を約１．０ＯＯＡ厚に形成し、マ
スキング用のレジストを除去する。このようにして、共
通電極体９および外部接続パターンｌＯが形成されるが
、この場合、外部端子間の電気的接続がとれていれば外
部接続パターン１０についてはＣｕ成膜の」二に直接、
Ａｕの電解めっきを行なうことも可能であり、また、共
通電極体９のＮｉめつき膜７Ｆ−，にＡｕがめつきされ
ても何ら支障はない。
法により前工程で使用したフォトレジストをそのままマ
スクとしてＣｕめつき層６を約３０ＩＬ１１厚に形成し
、次いで、このＣｕめつき層６」二と外部接続パターン
１０となるべき部分のＣｕ成膜２上、公知の無電解めっ
き法によりＮｉめつき膜７を約１．０００〜２．０ＯＯ
Ａ厚にめっきする。つづいて外部接続パターンｌＯとな
るべき部分のＮｉめつき膜７上に公知の無電解めっき法
によりＡｕめつき膜８を約１．０ＯＯＡ厚に形成し、マ
スキング用のレジストを除去する。このようにして、共
通電極体９および外部接続パターンｌＯが形成されるが
、この場合、外部端子間の電気的接続がとれていれば外
部接続パターン１０についてはＣｕ成膜の」二に直接、
Ａｕの電解めっきを行なうことも可能であり、また、共
通電極体９のＮｉめつき膜７Ｆ−，にＡｕがめつきされ
ても何ら支障はない。
（８）仕上工程（第２図）
以上説明した工程の最後に、第２図に示すように、発熱
抵抗体部１１を耐摩耗層１３で覆い、 ＩＣ搭載のため
のポンディング部分と外部接続パターン１０を除いた部
分を絶縁樹脂膜１４でコーティングすれば所望のサーマ
ルプリントヘッド基板が出来上がる。
抵抗体部１１を耐摩耗層１３で覆い、 ＩＣ搭載のため
のポンディング部分と外部接続パターン１０を除いた部
分を絶縁樹脂膜１４でコーティングすれば所望のサーマ
ルプリントヘッド基板が出来上がる。
次に、上述した製造方法の実施例により製造された本発
明のサーマルプリントヘッド基板の一実施例を第１図と
第２図を参照して説明する。
明のサーマルプリントヘッド基板の一実施例を第１図と
第２図を参照して説明する。
共通電極体９は、−列に配置された各発熱抵抗体部１１
に通電するための個別電極体１５（ＡＩ導体層５から形
成された導体パターン）の一方がすべて共通に接続され
たもので、上述のようにグレーズドアルミナ基板１の上
にＣｕ膜２（約２牌厚）を介してＣｕめっき層６が約３
０．厚に電解めっきされ、さらにその上に旧めっき膜７
（１，０００〜２，０００Ａ）を無電解めっきするこ
とにより形成したものである。また、外部接続パターン
ｌＯは、共通電極体９と異なり、グレーズドアルミナ基
板１の上のＣｕ膜２の上に旧めっき膜７を直接無電解め
っきし、さらにＡｕめっき膜８をめっきして形成された
ものである。共通電極体９および外部接続パターン１０
以外の部分は従来のサーマルプリントヘッド基板と構成
が変らない。
に通電するための個別電極体１５（ＡＩ導体層５から形
成された導体パターン）の一方がすべて共通に接続され
たもので、上述のようにグレーズドアルミナ基板１の上
にＣｕ膜２（約２牌厚）を介してＣｕめっき層６が約３
０．厚に電解めっきされ、さらにその上に旧めっき膜７
（１，０００〜２，０００Ａ）を無電解めっきするこ
とにより形成したものである。また、外部接続パターン
ｌＯは、共通電極体９と異なり、グレーズドアルミナ基
板１の上のＣｕ膜２の上に旧めっき膜７を直接無電解め
っきし、さらにＡｕめっき膜８をめっきして形成された
ものである。共通電極体９および外部接続パターン１０
以外の部分は従来のサーマルプリントヘッド基板と構成
が変らない。
このように、共通電極体９は厚いＣｕ層６の存在により
、その導体抵抗は輻４層履、長さ１０ｃｍ当り約１４ｍ
Ωとなり、ＩＯＡの電流による電圧降下は０．１４Ｖ／
１０ｃｍとなるので、この程度の電圧降下であればサー
マルプリントヘッド基板の印字位置による発熱抵抗体層
４へ印加される電圧の差は十分小さく、したがって印字
濃度ムラも十分改善される。
、その導体抵抗は輻４層履、長さ１０ｃｍ当り約１４ｍ
Ωとなり、ＩＯＡの電流による電圧降下は０．１４Ｖ／
１０ｃｍとなるので、この程度の電圧降下であればサー
マルプリントヘッド基板の印字位置による発熱抵抗体層
４へ印加される電圧の差は十分小さく、したがって印字
濃度ムラも十分改善される。
また、外部接続パターンｌＯにおいてはＡｕめっき膜８
を施しであるので十分な耐食性が得られる。
を施しであるので十分な耐食性が得られる。
以」−説明した本発明は、先ずグレーズドアルミナ基板
の」二に薄いＣｕ膜とＴｉ膜との下地層を形成し、後に
このＴｉ膜を取り除いて厚いＣｕめっき層を電解めっき
し、さらにＮｉ膜をめっきすることにより共通電極体を
形成し、一方、同様のＣｕ膜下地の−１−にＮｉ膜とＡ
ｕ膜とをめっきして外部接続パターンを形成することに
より、共通電極体に大電流を流した場合にもその電圧降
下による各個別発熱抵抗体へ印加される電圧差は十分小
さいので、サーマルプリントヘッド基板の印字位置によ
る印加電圧差、すなわち印字濃度むらが十分改善され、
外部接続パターンの耐食性も十分なものとなり、Ｃｕと
ＡＩおよび高価なＡｕを最小限に使用した安価なサーマ
ルプリントヘッド基板を得ることができる効果がある。
の」二に薄いＣｕ膜とＴｉ膜との下地層を形成し、後に
このＴｉ膜を取り除いて厚いＣｕめっき層を電解めっき
し、さらにＮｉ膜をめっきすることにより共通電極体を
形成し、一方、同様のＣｕ膜下地の−１−にＮｉ膜とＡ
ｕ膜とをめっきして外部接続パターンを形成することに
より、共通電極体に大電流を流した場合にもその電圧降
下による各個別発熱抵抗体へ印加される電圧差は十分小
さいので、サーマルプリントヘッド基板の印字位置によ
る印加電圧差、すなわち印字濃度むらが十分改善され、
外部接続パターンの耐食性も十分なものとなり、Ｃｕと
ＡＩおよび高価なＡｕを最小限に使用した安価なサーマ
ルプリントヘッド基板を得ることができる効果がある。
第１図は本発明のサーマルプリントヘッド基板の一実施
例の導体配置を示す部分平面図、第２図は第１図のＡ−
Ａ挽断面図（ただし、耐摩耗層１３、絶縁樹脂膜１４を
追加記入）、第３図ないし第９図は第１図および第２図
に示したサーマルプリントヘッド基板の実施例の膜およ
び導体構成の製造方法を、工程順に説明するための仕掛
基板断面図、第１０図はサーマルプリントヘッド基板の
従来例の導体構成の一部分を示す平面図、第１１図は第
１０図のＢ−Ｂ挽断面図（ただし、耐摩耗層２６および
絶縁ｎ９２７の被′ＨＩ後）である。 ｌ・・・グレーズドアルミナ基板 ２・・・Ｃｕ膜、 ３・・・Ｔｉ膜、４・
・・発熱抵抗体層、 ５・・・Ａ１導体層、６・・・
Ｃｕめっき層、 ７・・・Ｎｉめつき膜、８・・
・Ａｕめっき膜、 ９・・・共通電極体、１０・
・・外部接続パターン、１１・・・発熱抵抗体部、１２
・・・ＩＣ塔載部、 １３・・・耐摩耗層、１４
・・・絶縁樹脂膜。
例の導体配置を示す部分平面図、第２図は第１図のＡ−
Ａ挽断面図（ただし、耐摩耗層１３、絶縁樹脂膜１４を
追加記入）、第３図ないし第９図は第１図および第２図
に示したサーマルプリントヘッド基板の実施例の膜およ
び導体構成の製造方法を、工程順に説明するための仕掛
基板断面図、第１０図はサーマルプリントヘッド基板の
従来例の導体構成の一部分を示す平面図、第１１図は第
１０図のＢ−Ｂ挽断面図（ただし、耐摩耗層２６および
絶縁ｎ９２７の被′ＨＩ後）である。 ｌ・・・グレーズドアルミナ基板 ２・・・Ｃｕ膜、 ３・・・Ｔｉ膜、４・
・・発熱抵抗体層、 ５・・・Ａ１導体層、６・・・
Ｃｕめっき層、 ７・・・Ｎｉめつき膜、８・・
・Ａｕめっき膜、 ９・・・共通電極体、１０・
・・外部接続パターン、１１・・・発熱抵抗体部、１２
・・・ＩＣ塔載部、 １３・・・耐摩耗層、１４
・・・絶縁樹脂膜。
Claims (2)
- （１）絶縁基板上に形成された発熱抵抗体列の各発熱抵
抗体に通電するための電極体のうち、一方が共通に接続
されて共通電極体とされ、他方が外部信号回路に圧着接
続可能な外部接続パターンとされた電極体を有するサー
マルプリントヘッド基板において、 前記共通電極体が、絶縁基板上に形成された下地Ｃｕ膜
と、該下地Ｃｕ膜上にめっきされたＣｕ層と、該Ｃｕ層
上にめっきされたＮｉ膜とよりなり、前記外部接続パタ
ーンが、絶縁基板上に形成された下地Ｃｕ膜と、該下地
Ｃｕ膜上にめっきされたＮｉ膜と、該Ｎｉ膜上にめっき
されたＡｕ膜とよりなることを特徴とするサーマルプリ
ントヘッド基板。 - （２）絶縁基板上に形成された発熱抵抗体列の各発熱抵
抗体に通電するための電極体のうち、一方が共通に接続
されて共通電極体とされ、他方が外部信号回路に圧着接
続可能な外部接続パターンとされた電極体を有するサー
マルプリントヘッド基板の製造方法において、 絶縁基板上にＣｕ膜を、次にＴｉ膜を形成して下地層と
し、次に、該下地層のうち、前記共通電極体および外部
接続パターンとなるべき箇所以外の部分を除去して下地
層パターンを形成する工程と、共通電極体および外部接
続パターンとなるべき部分に形成された配線用導体層と
発熱抵抗体層と前記Ｔｉ膜を除去して前記下地層パター
ンのＣｕ膜を露出させた後、共通電極体となるべき部分
にＣｕ層を、さらにその上にＮｉ膜を、それぞれめっき
し、また、外部接続パターンとなるべき部分にＮｉ膜を
、さらにその上にＡｕ膜を、それぞれめっきする工程を
有することを特徴とするサーマルプリントヘッド基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191348A JPS6347164A (ja) | 1986-08-15 | 1986-08-15 | サ−マルプリントヘツド基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191348A JPS6347164A (ja) | 1986-08-15 | 1986-08-15 | サ−マルプリントヘツド基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6347164A true JPS6347164A (ja) | 1988-02-27 |
Family
ID=16273075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191348A Pending JPS6347164A (ja) | 1986-08-15 | 1986-08-15 | サ−マルプリントヘツド基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232867A (ja) * | 1988-07-22 | 1990-02-02 | Nhk Spring Co Ltd | サーマルヘッドの電極構造 |
-
1986
- 1986-08-15 JP JP61191348A patent/JPS6347164A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232867A (ja) * | 1988-07-22 | 1990-02-02 | Nhk Spring Co Ltd | サーマルヘッドの電極構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262226A (en) | Anisotropic conductive film | |
| US3786172A (en) | Printed circuit board method and apparatus | |
| US4963389A (en) | Method for producing hybrid integrated circuit substrate | |
| JP3442403B2 (ja) | 電気絶縁性支持体上に金属導体路パターンを形成させる方法 | |
| EP0059102B1 (en) | Crossover construction of thermal-head | |
| JP2554358B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP3042682B2 (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPH0238061A (ja) | サーマルプリントヘッド基板 | |
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JPH0439064A (ja) | サーマルヘッド | |
| US4097685A (en) | Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same | |
| JP2989478B2 (ja) | 混成集積回路装置 | |
| JPH0479310B2 (ja) | ||
| JPH05283853A (ja) | プリント回路基板 | |
| JPH01275068A (ja) | サーマルヘッド基板 | |
| JPH02179765A (ja) | サーマルヘッド基板 | |
| JPS63128954A (ja) | サ−マルヘツド基板および製造方法 | |
| JPH07118877B2 (ja) | 回路パターン形成方法 | |
| JPS6161988B2 (ja) | ||
| JPS61295050A (ja) | 通電転写記録用ヘツドの製造方法 | |
| JP2968389B2 (ja) | サーマルヘッド | |
| JPH0621651A (ja) | 多層配線回路板及びその製造方法 | |
| JPH05243332A (ja) | 電極接続構造およびその製造方法 | |
| JPH11284316A (ja) | 配線基板の導体パタ―ン形成方法 |