JPH0479440A

JPH0479440A - 通信制御装置

Info

Publication number: JPH0479440A
Application number: JP2189441A
Authority: JP
Inventors: Harunobu Kadota; 門田　晴信
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-07-19
Filing date: 1990-07-19
Publication date: 1992-03-12
Anticipated expiration: 2011-12-11
Also published as: JP2563653B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、複数の通信回線相互の通信制御を行なう通信
制御装置に関する。

（従来の技術）各種形態の通信回線の普及に伴い、計算機システムのオ
ンライン化が図られている。

例えば、金融機関の営業店内の計算機システムにおいて
は、係員によって操作される窓口端末装置や顧客の操作
によって取引を自動的に行なう自動取引装置、さらには
取引処理を集中管理するホス１へ装置が相互に通信を行
なえるオンライン化が図られている。

このような計算機システムにおいて、各装置間の通信制
御を通信制御装置を用いて集中管理するものがある。

第２図に、従来の計算機システムの概念図を示す。

図は、通信制御装置１を介して各種装置が相互接続され
た計算機システムを示したものである。

図に示すように、通信制御装置１には、主プロセッサ２
と、この主プロセッサ２にパスライン３を介して接続さ
れた主メモリ４、通信プロセッサ（回線対応基板）５〜
７が設けられている。

通信プロセッサ５には、通信回線（公衆網）１１を介し
てホスト装置２１が接続されている。

通信プロセッサ６．７には、通信回線（構内回線）１２
．１３を介して端末装置２２．２３が接続されている。

以上の構成において、ホスト装置２１以外は、営業店内
に設定されるものである。

主プロセッサ２は、各通信プロセッサの動作制御及び各
装置間の通信経路の設定等を行なうものである。主メモ
リ４は、主プロセッサ２の動作に必要なデータや通信デ
ータの一時保存等を行なうＲＡＭ等からなるものである
。通信プロセッサ５〜７は、それぞれ通信回線を介して
接続された装置の規格に合致した通信制御、例えば各装
置固有の命令の生成及び通信データの生成等を行なうも
のである。

ホスト装置２１は、営業店内で行なわれる各種処理の集
中管理を行なうものである。端末装置２２．２３は営業
店内に設定される各種装置に相当するもので、例えば、
端末装置２２は窓口端末装置、端末装置２．３は自動取
引装置である。

ここで通信プロセッサ（回線対応基板）の詳細な説明を
行なう。

第３図は、従来の通信プロセッサ５のブロック図である
。

図に示すように、通信プロセッサ５には、マイクロプロ
セッサ３１と、このマイクロプロセッサ３１に接続され
たシステムバスコントローラ３２、ローカルメモリ３３
、通信インタフェース３４と、システムバスコントロー
ラ３２に接続されたディバイスアドレス設定部３５が設
けられている。

また、システムバスコントローラ３２はシステムバス３
に接続され、通信インタフェース３４は通信回線１１に
接続されている。

マイクロプロセッサ３１は、通信回線１１を介して接続
された装置、この場合ホスト装置との通信の規格に合致
した通信制御を行なうものである。システムバスコント
ローラ３２は、パスライン３へのデータ送信及びパスラ
イン３からのデータ受信の制御を行なうものである。ロ
ーカルメモリ３３は、マイクロプロセッサ３１の動作に
必要なデータや通信データ等を一時記憶するＲＡＭ等か
らなるものである。通信イシクフエース３４は、マイク
ロプロセッサ３１と通信回線１１との間の信号整合を行
なうものである。ディバイスアドレス設定部３５は、通
信プロセッサ５に固有のディバイスアドレスを設定する
デイプスイッチ等からなるものである。

以上の構成の通信プロセッサ５は、通信制御装置１の立
上げ時に、主メモリ４からホスト装置２１との通信制御
に必要なデータやプログラム等がローディングされ動作
が開始される。ローディングされたデータ等はローカル
メモリ３３に格納され、マイクロプロセッサ３１に参照
されることになる。このローディング完了後、主プロセ
ッサ２から各通信プロセッサに向けて運用開始命令が送
信され、各通信プロセッサは動作状態に設定される。

通信プロセッサ５が主プロセッサ２からの命令やデータ
を受信する場合、まず初めにシステムバスコントローラ
３２により、パスライン３上のアドレスバスの内容とデ
ィバイスアドレス設定部３５の内容との比較が行なわれ
る。この比較結果は、マイクロプロセッサ３１に通知さ
れる。マイクロプロセッサ３１では、比較結果が一致を
示していた場合には、ホスト装置２１に対する通信が発
生したものと判断し、パスライン３上の命令やデータを
取込み（受信し）、対応する処理を実行することになる
。

また、ホスト装置２１から受信した命令やデータ等を、
端末装置２２．２３等に送信する場合、受信したデータ
等を一旦ローカルメモリ３３に格納して、所定の処理を
施された後、パスライン３を介して主プロセッサ２に送
信する。主プロセッサ？では、受信した内容から転送す
べき通信プロセッサを把握し、先に説明した要領で通信
プロセッサへの送信を実行する。

第４図に、システムバスコントローラ３２のブロック図
を示す。

図に示すように、システムバスコントローラ３２には、
比較器（ＣＭＰ）３２ａが設りられている。比較器３２
ａの入力には、パスライン３のアドレスバス３ａとディ
バイスアドレス設定部３５が接続されている。比較器３
２ａの出力からは、マイクロプロセッサ３１に向１つて
比較結果信号ＣＳが出力されている。

マイクロプロセッサ３１は、この比較結果信号Ｃ８を用
いてハスライン３上の命令やデータを取込むか否かを判
断する。

ところで、ディバイスアドレスは、物理的なアドレスで
あるが、主プロセッサ２及び各通信プロセッサの内部処
理等では論理的なアドレス、即ち論理ＩＤ番号が用いら
れる。そして、実際に各通信プロセッサ（ホスト装置２
１や各端末装置）をアクセスする場合、アドレス変換テ
ーブルを用いて論理ＩＤ番号をディバイスアドレスに変
換する。このように、実際にアクセスを実行する場合に
アドレス変換を行なうようにすると、例えば、通信プロ
セッサに接続する装置を変更した場合や、通信プロセッ
サの増設（通信回線の増設）などの場合、主プロセッサ
２や各通信プロセッサのプログラムを変更することなく
、アト１ノス変換テーブルのみを変更すれば良いといっ
た利点がある。言換えれば、保守が容易であるといった
利点がある。

（発明か解決しようとする課題）さて、従来、通信制御装置１が立ち上げられると、直ち
に各通信プロセッサの動作が開始され、パスライン３を
介した通信が実行されていた。このため、例えば、ディ
バイスアドレス設定部３５の設定誤り等が有ると、本来
受信してはならない命令やデータを受信したり、また受
信しなりればならない命令等を受信しないといった事態
が発生する。このような通信障害は、タイムアラ１−発
生等により主プロセッサ２により認識され、係員に通知
されることになる。この場合、係員は主プロセッサ２及
び通信相手の通信プロセッサ、さらには通信回線等、通
信に関わる要素の全てについて、特別なハートや専門の
係員を用意して障害原因を究明しなければならず、復旧
に多大な時間を要するといった問題が生じていた。

本発明は以上の点に着目してなされたもので、ディバイ
スアドレスと各回線対応基板との対応関係を把握し、障
害の原因がディバイスアドレスの設定誤りであることを
容易に把握することのできる通信制御装置を提供するこ
とを目的とするものである。

（課題を解決するための手段）本発明の通信制御装置は、共通バスを介して主プロセッ
サに接続され、それぞれ通信プロセッサが設けられた複
数の回線対応基板を備えたものにおいて、前記各回線対
応基板には、個々の回線対応基板を特定するディバイス
アドレスを設定するディバイスアドレス設定部と、前記
主プロセッサが前記ディバイスアドレスを基に、特定の
回線対応基板に対し送信する表示命令が入力した場合、
当該表示命令を受信した旨の表示を行なう表示部が設Ｃ
ツられたものである。

（作用）以」二の装置は、各回線対応基板に表示部を設ｃツる。

そして主プロセッサは、特定の回線対応基板に向けて表
示部の表示を指示する表示命令を送信する。この表示命
令を受信した回線対応基板では、表示命令を受信した旨
を示す表示を行なう。

この表示は、主プロセッサが表示命令と共に送信するデ
ィバイスアドレスと、回線対応基板に設けられたディバ
イスアドレス設定部の内容が一致しなければなされない
。このため、表示がなされない回線対応基板については
、ディバイスアドレス設定部の設定誤りの疑いがあるこ
とを把握できる。

（実施例）第１図は、本発明に係る通信プロセッサ５０のブロック
図である。

図に示すように、通信プロセッサ（回線対応基板）５０
には、マイクロプロセッサ５１と、このマイクロプロセ
ッサ５１に接続されたシステムバスコントローラ５２、
ローカルメモリ５３、通信インタフェース５４、表示用
レジスタ５６と、システムハスコントローラ５２に士妾
斤、売されたディバイスアドレス設定部５５、表示用レ
ジスタ５６に接続された表示部５７が設けられている。

また、システムバスコントローラ５２はシステムバス３
に接続され、通信インタフェース５４は通信回線１１に
接続されている。

マイクロプロセッサ５１は、通信回線１１を介して接続
された装置、この場合ホスト装置２１との通信の規格に
合致した通信制御を行なうものである。システムバスコ
ントローラ５２は、パスライン３へのデータ送信及びパ
スライン３からのデータ受信の制御を行なうものである
。ローカルメモリ５３は、マイクロプロセッサ５１の動
作に必要なデータや通信データ等を一時記憶するＲＡＭ
等からなるものである。通信インタフェース５４は、マ
イクロプロセッサ５１と通信回線１１との間の信号整合
を行なうものである。ディバイスアドレス設定部５５は
、通信プロセッサ５に固有のディバイスアドレスを設定
するデイプスイッチ等からなるものである。表示用レジ
スタ５６は、表示部５７の表示、非表示を制御する数ビ
ットの２値データを格納するものである。表示部５７は
、ＬＥＤ等の表示素子等からなるものである。表示用レ
ジスタ５６の各ビットと、表示部５７の各表示素子は１
対１に対応付けられ、表示用レジスタ５６の内容が°“
１′°に設定されると対応する表示素子の表示がなされ
る。

マイクロプロセッサ５１には、表示部５７の表示を指示
する表示命令を受付けた場合、例えばディバイスアドレ
ス設定部５５の内容を表示用レジスタ５６に格納し、表
示部５７にディバイスアドレスを表示させる制御を行な
う表示制御部６１が設けられている。

第５図に、本発明に係る通信制御装置の概略斜視図を示
す。

図に示すように、本発明に係る通信制御装置１は、筐体
７０に複数の通信プロセッサ（回線対応基板）５０８〜
５０ｃが装着される。各通信プロセッサの目視により認
識できる位置には、表示部５７ａ〜５７ｃがそれぞれ設
けられている。この表示部５７ａ〜５７ｃの表示内容に
より係員は、各通信プロセッサのディバイスアドレスを
把握することができる。

さて再び第１図に戻って、表示部５７による表示につい
て説明する。

まず、通信制御装置ｌが立ち上げられると、主プロセッ
サ２は、各通信プロセッサにプログラムやデータなロー
ディングする。その後、主プロセッサ２は、例えば論理
ＩＤ番号が一番若いものから順次、表示部５７の表示を
指示する表示命令を生成する。これにより、論理ＩＤ番
号がディバイスアドレスに変更され、パスライン３に表
示命令が送信される。この表示命令は、この表示命令と
共に送信されるディバイスアドレスに対応する通信プロ
セッサに順次受信されることになる。

例えばディバイスアドレスがディバイスアドレス設定部
５５の内容と一致した場合、システムバスコントローラ
５２は、マイクロプロセッサ５１に一致の比較結果を送
出する。これを受けたマイクロプロセッサ５１は、パス
ライン３上の表示命令を受信することになる。マイクロ
プロセッサ５１では、表示命令を解読すると、表示制御
部６１が起動する。表示制御部６１は、システムバスコ
ントローラ５２にディバイスアドレス設定部５５の内容
を通知させ、この内容を表示用レジスタ５６に格納する
。表示用レジスタ５６は、通常、表示部５７の非表示を
示す内容（例えば“′０°′）が格納されているため、
ディバイスアドレスが格納されると、対応する表示がな
される。

表示制御部６１は、予め設定された時間、表示部５７を
表示させると、レジスタ５６の内容を再び非表示状態に
設定し、主プロセッサ２からの運用開始通知を待つこと
になる。

一方、主プロセッサ２ば、通信プロセッサ５０に表示命
令を送信した後、所定の周期で順次他の通信プロセッサ
に向けて表示命令を送信する。

このため、例えば論理ＩＤ番号の若い通信プロセッサか
ら順番に順次、通信制御装置１の筐体７０に装着するこ
とにより、左側の通信プロセッサから順次右側の通信プ
ロセッサへと表示部の表示が移り変わる事象を実現する
ことができる。

さて、表示部５７（表示部５７ａ〜５７ｃ）の表示がな
されない通信プロセッサが存在した場合には、表示命令
を受信しなかったものと想定される。この表示命令を受
信しない原因としてはディバイスアドレス設定部５５の
設定誤りが考えられろ。このため、迅速にディバイスア
ドレス設定部５５の設定を確かめれば良いことを把握で
きる。

これば、他の通信プロセッサが正常に表示を行なった場
合には、主プロセッサ２の障害及びパスライン３の障害
は考えな（て良いためである。

本発明は以上の実施例に限定されない。

表示部５７を表示させる時期、即ち主プロセッサ２か表
示命令を送信するタイミングは、通信制御装置１の立ち
上げ時に限定されず、任意の時期に行なうことも可能で
ある。

また、表示用レジスタ５６、表示部５７は数ビット分用
意することなく１ビット分でも構わない。この場合、表
示命令を受信したら単に表示するといった制御になる。

そして表示部５７は、ＬＥＤに限定されず如何なる表示
手段を用いても構わない。

（発明の効果）以上の構成の本発明の通信制御装置は、回線対応基板（
通信プロセッサ）の収容する通信回線に係る処理に関係
なく主プロセッサとの間でディバイスアドレスの設定の
診断を行なうことができるため、通信回線を介して接続
された各種装置を考慮した障害原因の究明を行なう必要
がない。また、視覚的に各回線対応基板のアクセス状態
を認識することができるため、特別な障害検出用のハー
ト及び人員等を用意する必要がなく短時間で障害の解析
を行なうことができる。

【図面の簡単な説明】

第１図は本発明に係る通信プロセッサのブロック図、第
２図は従来の計算機システムの概念図、第３図は従来の
通信プロセッサのブロック図、第４図はシステムバスコ
ントローラのブロック図、第５図は本発明に係る通信制
御装置の概略斜視図である５１・・・マイクロプロセッサ、２・・・システムバスコントローラ、３・・・ローカルメモリ、４・・・通信インタフェース、５・・・ディバイスアドレス設定部、６・・・表示用レジスタ、５７・・・表示部。特許出願人　沖電気工業株式会社

Claims

【特許請求の範囲】共通バスを介して主プロセッサに接続され、それぞれ通
信プロセッサが設けられた複数の回線対応基板を備えた
ものにおいて、前記各回線対応基板には、個々の回線対応基板を特定するディバイスアドレスを設
定するディバイスアドレス設定部と、前記主プロセッサ
が前記ディバイスアドレスを基に、特定の回線対応基板
に対し送信する表示命令が入力した場合、当該表示命令
を受信した旨の表示を行なう表示部が設けられたことを
特徴とする通信制御装置。