JPH0479633A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH0479633A JPH0479633A JP2192949A JP19294990A JPH0479633A JP H0479633 A JPH0479633 A JP H0479633A JP 2192949 A JP2192949 A JP 2192949A JP 19294990 A JP19294990 A JP 19294990A JP H0479633 A JPH0479633 A JP H0479633A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frame
- output
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 abstract description 13
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 235000016796 Euonymus japonicus Nutrition 0.000 description 1
- 240000006570 Euonymus japonicus Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフレーム構成をもつシリアル信号中のフレーム
符号に同期するフレーム同期回路に係り、特に、同期引
込み時間を短縮するために複数フレーム区間について同
時にフレームパルスを検出するフレーム同期回路に関す
るものである。
符号に同期するフレーム同期回路に係り、特に、同期引
込み時間を短縮するために複数フレーム区間について同
時にフレームパルスを検出するフレーム同期回路に関す
るものである。
フレーム構成された信号例を第２図に示す。
この第２図において、Ｆ、Ｆはフレーム符号であシ、Ｄ
１〜Ｄｎはデータ信号である。この７レ一ム符号Ｆ、Ｆ
は、例えばｒｌＪ 、 ｒＯＪの繰ル返しパターンであ
る。そして、受信側ではこのフレーム符号の′位置を特
定し同期させることによシデータ信号とフレーム符号を
分離化する。
１〜Ｄｎはデータ信号である。この７レ一ム符号Ｆ、Ｆ
は、例えばｒｌＪ 、 ｒＯＪの繰ル返しパターンであ
る。そして、受信側ではこのフレーム符号の′位置を特
定し同期させることによシデータ信号とフレーム符号を
分離化する。
従来のフレーム同期回路の一例を第３図に示し説明する
。
。
この第３図において、１１．１２は縦続接続されたメモ
リ回路、１３はこのメモリ回路１１の出力と受信信号で
あるメモリ回路の入力信号ａを入力とする排他的論理和
回路、１４はメモリ回路１１の出力とメモリ回路１２の
出力を入力とする排他的論理和回路、１５はこの排他的
論理和回路１４の出力と排他的論理和回路１３の出力を
入力とする論理積回路、１６はフレーム同期カウンタ回
路、１７はこのフレーム同期カウンタ回路１６からの７
ｖ−ムパルス検索パルスＣと論理ｆｆｔ回路１５！シの
フレームパルス比較出力信号すを入力とする論理積回路
、１８はこの論理積回路１５からのフレームパルス検出
信号ｄを計数するカウンタ、１９は論理積回路１５から
のフレームパルス比較出力信号すを入力とする否定回路
、２０はこの否定回路１９の出力とフレーム同期カウン
タ１６からのフレームパルス検索パルスＣを入力とする
論理積回路、２１はフレームエラー検出信号ｅを計数す
るカウンタ、２２はフレームエラー検出信号ｅとカウン
タ２１の出力を入力とする論理積回路で、この論理積回
路２２の出力はカウンタ１８に導入されるように構成さ
れている。２３はカウンタ１８の出力によってセットさ
れ、カウンタ２１の出力によってリセットされるＲ／Ｓ
フリップフロップ回路で、とのＲ／Ｓフリップフロップ
回路２３の出力はフレーム同期カウンタ回路１６に導入
されると共に同期／非同期状態を示す監視出力信号ｆを
外部に送出するように構成されている。
リ回路、１３はこのメモリ回路１１の出力と受信信号で
あるメモリ回路の入力信号ａを入力とする排他的論理和
回路、１４はメモリ回路１１の出力とメモリ回路１２の
出力を入力とする排他的論理和回路、１５はこの排他的
論理和回路１４の出力と排他的論理和回路１３の出力を
入力とする論理積回路、１６はフレーム同期カウンタ回
路、１７はこのフレーム同期カウンタ回路１６からの７
ｖ−ムパルス検索パルスＣと論理ｆｆｔ回路１５！シの
フレームパルス比較出力信号すを入力とする論理積回路
、１８はこの論理積回路１５からのフレームパルス検出
信号ｄを計数するカウンタ、１９は論理積回路１５から
のフレームパルス比較出力信号すを入力とする否定回路
、２０はこの否定回路１９の出力とフレーム同期カウン
タ１６からのフレームパルス検索パルスＣを入力とする
論理積回路、２１はフレームエラー検出信号ｅを計数す
るカウンタ、２２はフレームエラー検出信号ｅとカウン
タ２１の出力を入力とする論理積回路で、この論理積回
路２２の出力はカウンタ１８に導入されるように構成さ
れている。２３はカウンタ１８の出力によってセットさ
れ、カウンタ２１の出力によってリセットされるＲ／Ｓ
フリップフロップ回路で、とのＲ／Ｓフリップフロップ
回路２３の出力はフレーム同期カウンタ回路１６に導入
されると共に同期／非同期状態を示す監視出力信号ｆを
外部に送出するように構成されている。
そして、フレーム符号を見つけるためには１フレ一ム間
隔でｒｌＪ 、 ｒＯＪを繰シ返す符号を監視し特定で
きるが、検索に時間を要する。
隔でｒｌＪ 、 ｒＯＪを繰シ返す符号を監視し特定で
きるが、検索に時間を要する。
したがって、この第３図に示すように、１フレーム長ま
たはそれ以上のフレーム長のメモリ回路１１．１２によ
シ信号を遅延させ、このメモリ回路１１．１２の各入出
力を排他的論理和回路１２゜１３の比較回路で比較し、
この比較回路の出力信号からフレーム符号の位置を検索
することによシ等化的に複数フレームに亘って同時に検
索し、短時間で同期させるようになっていた。
たはそれ以上のフレーム長のメモリ回路１１．１２によ
シ信号を遅延させ、このメモリ回路１１．１２の各入出
力を排他的論理和回路１２゜１３の比較回路で比較し、
この比較回路の出力信号からフレーム符号の位置を検索
することによシ等化的に複数フレームに亘って同時に検
索し、短時間で同期させるようになっていた。
この従来のフレーム同期回路では、フレームパルスに符
号誤シが発生した場合に、その前、稜のフレームパルス
との比較結果が不一致となるため、連続シてフレームパ
ルスエラーとなシ、フレームｗ＠ｂが拡大して計数され
るという課題があった。
号誤シが発生した場合に、その前、稜のフレームパルス
との比較結果が不一致となるため、連続シてフレームパ
ルスエラーとなシ、フレームｗ＠ｂが拡大して計数され
るという課題があった。
本発明のフレーム同期回路は、フレーム構成をもつシリ
アル信号中のフレーム符号に同期するフレーム同期回路
で、フレーム長と同じ符号長のメモリ回路と、このメモ
リ回路の入、出力符号を比較照合する回路を有するフレ
ーム同期回路において、上記メモリ回路の入力信号とフ
レーム同期カウンタ回路の出力を比較する第１の比較回
路と、上記メモリ回路の入出力信号を比較する第２の比
較回路と、この第２の比較回路からの出力と同期状態監
視回路の出力を入力とする論理回路と、上記第１の比較
回路の出力と上記論理回路の出力を入力とする論理積回
路を備えるものである。
アル信号中のフレーム符号に同期するフレーム同期回路
で、フレーム長と同じ符号長のメモリ回路と、このメモ
リ回路の入、出力符号を比較照合する回路を有するフレ
ーム同期回路において、上記メモリ回路の入力信号とフ
レーム同期カウンタ回路の出力を比較する第１の比較回
路と、上記メモリ回路の入出力信号を比較する第２の比
較回路と、この第２の比較回路からの出力と同期状態監
視回路の出力を入力とする論理回路と、上記第１の比較
回路の出力と上記論理回路の出力を入力とする論理積回
路を備えるものである。
本発明においては、同期状態でフレームパルス監視時に
メモリ入出力比較回路の出力を論理和回路で無効とし、
受信信号比較回路の出力のみを監視する。
メモリ入出力比較回路の出力を論理和回路で無効とし、
受信信号比較回路の出力のみを監視する。
以下、図面に基づき本発明の案施例を詳細に脱明する。
第１図は本発明によるフレーム同期回路の一実施例を示
す回路ブロック図である。
す回路ブロック図である。
この第１図において、１，２はフレーム長と同じ符号長
のメモリ回路、３はフレーム同期カウンタ回路、４は受
信信号であるメモリ回路の入力信号ａとフレーム同期カ
ウンタ回路３からのフレームカウンタ出力信号ｅを入力
とする排他的論理和回路で、この排他的論理和回路４は
メモリ回路１の入力信号とフレーム同期カウンタ回路３
の出力を比較する比較回路を構成している５はメモリ回
路１の出力と受信信号であるメモリ回路の入力信号ａを
入力とする排他的論理和回路、６はメモリ回路１，２の
各出力を入力とする排他的論理和回路で、これらはメモ
リ回路１，２の各入出力信号を比較する比較回路を構成
している。７はこの比較回路である排他的論理和回路５
．６の各出力を入力とする論理積回路、８はこの論理積
回路Ｔの出力である排他的論理和回路５，６からなる比
較回路からの出力と同期状態監視回路の出力を入力とす
る論理回路である論理和回路、９は排他的論理和回路４
からなる比較回路のフレームパルス比較出力信号Ｃと論
理和回路８からなる論理回路の出力のフレームパルス比
較出力信号すを入力とする論理積回路である。
のメモリ回路、３はフレーム同期カウンタ回路、４は受
信信号であるメモリ回路の入力信号ａとフレーム同期カ
ウンタ回路３からのフレームカウンタ出力信号ｅを入力
とする排他的論理和回路で、この排他的論理和回路４は
メモリ回路１の入力信号とフレーム同期カウンタ回路３
の出力を比較する比較回路を構成している５はメモリ回
路１の出力と受信信号であるメモリ回路の入力信号ａを
入力とする排他的論理和回路、６はメモリ回路１，２の
各出力を入力とする排他的論理和回路で、これらはメモ
リ回路１，２の各入出力信号を比較する比較回路を構成
している。７はこの比較回路である排他的論理和回路５
．６の各出力を入力とする論理積回路、８はこの論理積
回路Ｔの出力である排他的論理和回路５，６からなる比
較回路からの出力と同期状態監視回路の出力を入力とす
る論理回路である論理和回路、９は排他的論理和回路４
からなる比較回路のフレームパルス比較出力信号Ｃと論
理和回路８からなる論理回路の出力のフレームパルス比
較出力信号すを入力とする論理積回路である。
１０は論理積回路９からのフレームパルス比較出力信号
ｄとフレーム同期カウンタ回路３よシのフレームパルス
検索パルスｈを入力とする論理積回路、１１は論理積回
路９からのフレームパルス比較出力信号ｄを入力とする
否定回路、１２は論理積回路１０のフレームパルス検出
信号ｆを計数するカウンタ、１３はフレーム同期カウン
タ回路３からのフレームパルス検索パルスｈと否定回路
１１の出力を入力とする論理積回路、１４はこの論理積
回路１３の出力とフレーム同期カウンタ回路３の出力で
あるフレームエラー検出信号ｇを計数するカウンタ、１
５はこのカウンタ１４の出力とフレームエラー検出信号
ｇを入力とする論理積回路、１６はカウンタ１２の出力
によってセットされ、カウンタ１４の出力によってリセ
ットされるＲ／Ｓフリップフロップ回路で、これらは同
期状態監視回路１７を構成している。
ｄとフレーム同期カウンタ回路３よシのフレームパルス
検索パルスｈを入力とする論理積回路、１１は論理積回
路９からのフレームパルス比較出力信号ｄを入力とする
否定回路、１２は論理積回路１０のフレームパルス検出
信号ｆを計数するカウンタ、１３はフレーム同期カウン
タ回路３からのフレームパルス検索パルスｈと否定回路
１１の出力を入力とする論理積回路、１４はこの論理積
回路１３の出力とフレーム同期カウンタ回路３の出力で
あるフレームエラー検出信号ｇを計数するカウンタ、１
５はこのカウンタ１４の出力とフレームエラー検出信号
ｇを入力とする論理積回路、１６はカウンタ１２の出力
によってセットされ、カウンタ１４の出力によってリセ
ットされるＲ／Ｓフリップフロップ回路で、これらは同
期状態監視回路１７を構成している。
そして、Ｒ／Ｓフリップフロップ回路１６の出力はフレ
ーム同期カウンタ回路３に導入され、また、同期状態監
視回路１７の出力は論理和回路８に導かれると共にフレ
ーム同期／非同期状態を示す監視出力信号ｉとして外部
に送出されるように構成されている。
ーム同期カウンタ回路３に導入され、また、同期状態監
視回路１７の出力は論理和回路８に導かれると共にフレ
ーム同期／非同期状態を示す監視出力信号ｉとして外部
に送出されるように構成されている。
つぎにこの第１図に示す実施例の動作を説明する。
まず、フレームパルス検索時、フレーム同期／非同期状
態を示す監視出力信号ｌは「０」レベルとなシ、フレー
ム同期カウンタ回路３は１ビツトシフトし、排他的論理
和回路４，５．６の出力がすべて一致するビットを検索
する。検索されたビットから１フレーム後のビット位置
のフレームパルス比較出力信号ｄをフレームパルス検索
パルスｈで監視する。そして、フレームパルス検出信号
ｆでフレームパルスが検出された場合はさらに１フレー
ム後のビットを監視する。フレームエラー検出信号ｇで
フレームエラーが検出された場合に社、１ビツトシフト
しながら次のフレームパルスと思われるビットを検索す
る。
態を示す監視出力信号ｌは「０」レベルとなシ、フレー
ム同期カウンタ回路３は１ビツトシフトし、排他的論理
和回路４，５．６の出力がすべて一致するビットを検索
する。検索されたビットから１フレーム後のビット位置
のフレームパルス比較出力信号ｄをフレームパルス検索
パルスｈで監視する。そして、フレームパルス検出信号
ｆでフレームパルスが検出された場合はさらに１フレー
ム後のビットを監視する。フレームエラー検出信号ｇで
フレームエラーが検出された場合に社、１ビツトシフト
しながら次のフレームパルスと思われるビットを検索す
る。
つぎに、連続してフレームパルスが検出され、フレーム
パルスが検出されたと見做されカウンタ１２がフルカウ
ントした場合にはＲ／Ｓフリップフロップ回路１６をセ
ットし、フレーム同期／非同期状態を示す信号１を「１
」にし同期状態に移行し、一定間隔でフレームパルス検
索パルスｈとフレームパルス比較出力信号ｄを比較し同
期状態を監視する。
パルスが検出されたと見做されカウンタ１２がフルカウ
ントした場合にはＲ／Ｓフリップフロップ回路１６をセ
ットし、フレーム同期／非同期状態を示す信号１を「１
」にし同期状態に移行し、一定間隔でフレームパルス検
索パルスｈとフレームパルス比較出力信号ｄを比較し同
期状態を監視する。
この場合、論理和回路８からのフレームパルス比較出力
信号すは「１」にホールドされ、フレームパルス比較出
力信号ｄはフレームパルス比較出力信号Ｃと同じ信号が
現われる。
信号すは「１」にホールドされ、フレームパルス比較出
力信号ｄはフレームパルス比較出力信号Ｃと同じ信号が
現われる。
そして、フレームパルス比較出力信号Ｃは受信信号であ
るメモリ回路１の入力信号ａと７レ一ムカウンタ出力信
号ｅとの比較出力であシ、このフレームカウンタ出力信
号ｅはフレーム毎に「１」。
るメモリ回路１の入力信号ａと７レ一ムカウンタ出力信
号ｅとの比較出力であシ、このフレームカウンタ出力信
号ｅはフレーム毎に「１」。
「０」が反転する信号であ夛、フレーム信号と同期して
いるとする。
いるとする。
したがって、フレームパルス比較出力信号Ｃには、受信
パルス符号が正しく受信されｆｃ場合は「１」、正しく
ない場合には「０」になる。そして、フレームパルスが
エラーした場合には１回だけエラーパルスがカウントさ
れ、次のフレームパルスがエラーパルスとしてカウント
されない。
パルス符号が正しく受信されｆｃ場合は「１」、正しく
ない場合には「０」になる。そして、フレームパルスが
エラーした場合には１回だけエラーパルスがカウントさ
れ、次のフレームパルスがエラーパルスとしてカウント
されない。
以上説明したように本発明は、同期状態でフレームパル
ス監視時にメモリ入出力比較回路の出力を論理和回路で
無効とし、受信信号比較回路の出力のみを監視するよう
にしたので、フレームパルス符号がエラーした場合に前
後のフレームパルスがエラーパルスと見做され、拡大さ
れてカウントされることがなくな夛、正しくフレームパ
ルスエラーをカウントし、状態監視を行うことができる
効果がある。
ス監視時にメモリ入出力比較回路の出力を論理和回路で
無効とし、受信信号比較回路の出力のみを監視するよう
にしたので、フレームパルス符号がエラーした場合に前
後のフレームパルスがエラーパルスと見做され、拡大さ
れてカウントされることがなくな夛、正しくフレームパ
ルスエラーをカウントし、状態監視を行うことができる
効果がある。
第１図は本発明によるフレーム同期回路の一実施例を示
す回路ブロック図、第２図はフレーム構成された信号例
を示す説８Ａ図、第３図は従来の７レ一ム同期回路の一
例を示す回路ブロック図である。 １．２−−・・メモリ回路、３−−−ｅフレーム同期カ
ウンタ回路、４〜６・拳・Φ排他的論理和回路（比較回
路）、８・・・・論理和回路（論理回路）、９・拳・−
論理積回路、１７・−〇・同期状態監視回路。 特許出願人 日本電気株式会社 静岡日本電気株式会社 代 理 人 山 月 政 樹
す回路ブロック図、第２図はフレーム構成された信号例
を示す説８Ａ図、第３図は従来の７レ一ム同期回路の一
例を示す回路ブロック図である。 １．２−−・・メモリ回路、３−−−ｅフレーム同期カ
ウンタ回路、４〜６・拳・Φ排他的論理和回路（比較回
路）、８・・・・論理和回路（論理回路）、９・拳・−
論理積回路、１７・−〇・同期状態監視回路。 特許出願人 日本電気株式会社 静岡日本電気株式会社 代 理 人 山 月 政 樹
Claims (1)
- フレーム構成をもつシリアル信号中のフレーム符号に同
期するフレーム同期回路で、フレーム長と同じ符号長の
メモリ回路と、このメモリ回路の入、出力符号を比較照
合する回路を有するフレーム同期回路において、前記メ
モリ回路の入力信号とフレーム同期カウンタ回路の出力
を比較する第１の比較回路と、前記メモリ回路の入出力
信号を比較する第２の比較回路と、この第２の比較回路
からの出力と同期状態監視回路の出力を入力とする論理
回路と、前記第１の比較回路の出力と前記論理回路の出
力を入力とする論理積回路を備えることを特徴とするフ
レーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192949A JP2591850B2 (ja) | 1990-07-23 | 1990-07-23 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192949A JP2591850B2 (ja) | 1990-07-23 | 1990-07-23 | フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479633A true JPH0479633A (ja) | 1992-03-13 |
| JP2591850B2 JP2591850B2 (ja) | 1997-03-19 |
Family
ID=16299698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192949A Expired - Lifetime JP2591850B2 (ja) | 1990-07-23 | 1990-07-23 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591850B2 (ja) |
-
1990
- 1990-07-23 JP JP2192949A patent/JP2591850B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591850B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| US4214270A (en) | Digital vertical sync signal separator | |
| Kessels | Two designs of a fault-tolerant clocking system | |
| JPH0479633A (ja) | フレーム同期回路 | |
| US4941161A (en) | Detection of digital signal error rates | |
| WO1993013597A1 (en) | Digital frequency detection circuit | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| US20030072328A1 (en) | Framing data in a control circuit | |
| JP2690640B2 (ja) | クロック抜け検出回路 | |
| JP2990094B2 (ja) | フレーム同期回路 | |
| JP2617538B2 (ja) | フレーム同期回路 | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| SU836803A1 (ru) | Устройство дл предотвращени ошибок впРиНиМАЕМОй диСКРЕТНОй иНфОРМАции | |
| PL169485B1 (pl) | Sposób i urzadzenie do radiowej transmisji strumieni danych cyfrowych PL | |
| KR0135335B1 (ko) | 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로 | |
| JP2857810B2 (ja) | 非同期データのクロック乗せ替え回路 | |
| JPH0983503A (ja) | フレーム同期装置 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 | |
| JPH04207832A (ja) | 同期検出方式 | |
| JPH02260933A (ja) | 疑似同期検出方式 | |
| JPS59161144A (ja) | フレ−ム同期化回路 | |
| JPS62120139A (ja) | フレ−ム同期回路 | |
| JP2003018137A (ja) | 非同期検出回路 | |
| JPS6276337A (ja) | フレ−ム同期回路 |