JPH0983503A - フレーム同期装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は受信信号に含まれるフレーム同期信号
以外の疑似フレーム同期信号による誤同期検出を回避す
ることができるフレーム同期装置を提供することを目的
とする。 【解決手段】手段３１で受信信号中のフレーム同期信号
を所定ビットの誤り許容で検出し、この検出信号供給時
からフレーム同期区間に対応する時間Ｌ後毎に、検出信
号をゲート３２で通過させるアパーチャ信号（Ａ）を出
力するアパーチャ制御を手段３３で行い、手段３４が通
過検出信号を所定回数連続検出した際にフレーム同期状
態と判定するフレーム同期装置において、手段３１が出
力する前記誤り許容以下の誤りビット数の記憶手段３７
と、誤りビット数が記憶誤りビット数よりも小の場合に
手段３３にアパーチャセット信号（ＡＳ）を出力する手
段３６とを具備し、手段３３がＡＳ入力時に前回のアパ
ーチャ制御をリセットし、入力時から前記した時間Ｌ後
毎にＡを出力するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフレーム同期装置に
関する。このフレーム同期装置は、通信装置に用いら
れ、時分割多重方式によってディジタル信号を受信する
装置において、受信信号からフレーム同期信号を検出し
てフレーム同期を確立するためのものである。

【０００２】特に、何らかの理由で受信信号にフレーム
周期と同一の周期でフレーム同期信号に近いパターンの
信号が含まれる場合に、その疑似フレーム同期信号によ
る誤同期を検出し、本来の正規の同期信号へ同期しなお
すためのフレーム同期装置である。

【０００３】

【従来の技術】一般に、時分割多重方式による通信で
は、信号が「フレーム」と呼ばれる一定長（長さＬビッ
ト）の信号に分割され送信される。各フレームの先頭ま
たは所定の位置にはフレームの先頭を検出するために、
予め定めた特定のパターンを有するフレーム同期信号
（Ｓ０とする）が挿入される。

【０００４】受信側では、受信信号内からそのＳ０に一
致するパターンを検出してフレームの頭出しを行う。こ
こで問題となるのが、雑音などによるフレーム同期信号
の見逃しや検出誤りの発生である。

【０００５】そこで、まず最初にＳ０の探索を行う場合
には、「誤り許容」および「後方保護」という手段が使
用される。「誤り許容」は、既知のＳ０（長さｍビッ
ト）を受信信号系列から検出する際に、ｍビット中ｔ０
ビットまでの誤りを許容することで、雑音環境下でも同
期信号の見逃しが発生する確率を低減させる技術であ
る。

【０００６】「後方保護」は、最初にＳ０を検出した位
置を基準にして、次の同期ワードの検出位置は、フレー
ム長Ｌの整数倍で定まる特定のタイミングでのみ検出結
果の判定を行い、予め定める保護段数Ｎ回分同期信号が
連続して検出された時に始めてフレーム同期が確立した
と判定する技術である。

【０００７】これにより、誤り許容下で検出を行ったこ
とによる誤同期（本来のフレーム同期信号以外の信号を
誤って同期信号と判定してしまうことによる誤ったタイ
ミングでのフレーム同期）を防ぐ。

【０００８】図８に従来例による同期ワードの検出誤り
許容ビット数３、後方保護３段のフレーム同期装置のブ
ロック構成図を示し、図９に図８に示すフレーム同期装
置のフレーム同期動作のタイミングチャートを示す。

【０００９】図８に示すフレーム同期装置は、パターン
検出器３１と、アンド回路３２と、アパーチャ制御回路
３３と、後方保護回路３４とを具備して構成されてい
る。パターン検出器３１は受信信号Ｓ１の個々のビット
を検出することによって、フレーム同期を取るための図
８に示すＵＷ（同期ワード）を検出し、この検出信号Ｓ
２をアンド回路３２へ出力するものである。その誤り許
容は、ＵＷのｍビット中３ビットである。

【００１０】アパーチャ制御回路３３は、アパーチャ信
号Ｓ３を、検出信号Ｓ２入力から図９に示すＬビットに
対応する時間まで「Ｌ」レベルとして閉じ、アンド回路
３２で検出信号Ｓ２を遮断するものである。

【００１１】後方保護回路３４は、アンド回路３２を通
過してきた信号に対して、前述した後方保護を行う回路
であり、フレーム長Ｌの同期信号が保護段数３回連続し
て検出された時に始めてフレーム同期が確立したと判定
し、この判定結果である同期／非同期を示す同期状態表
示表示信号Ｓ４を出力するものである。

【００１２】このような構成において、フレーム同期装
置は、図９に示す時刻ｔ１からＵＷの探索を開始する。
この初期時にはアパーチャ信号Ｓ３は「Ｈ」レベルの開
いた状態となる。

【００１３】時刻ｔ２の時点で、１ビット誤りで同期ワ
ードが検出されたとする。これによって、アパーチャ制
御回路３３は、アパーチャ信号Ｓ３を「Ｌ」レベルとす
ることによって閉じ、Ｌビットに対応する時間後の検出
位置まで検出信号（検出パルス）Ｓ２が後方保護回路３
４に入力されるのを禁止する。

【００１４】このため、時刻ｔ３において、３ビット誤
りで検出された検出信号Ｓ２は、後方保護回路３４以降
に伝達されることはない。そして、時刻ｔ５および時刻
ｔ８で同期ワードが検出されると、後方保護回路３４が
３フレーム連続して同期ワード検出のあったことを検出
し、これによって同期状態表示表示信号Ｓ４がフレーム
同期状態を示すものとなる。

【００１５】

【発明が解決しようとする課題】ところで、上述した従
来の誤り許容と後方保護を行うフレーム同期装置におい
ては、その受信する信号の本来のフレーム同期信号以外
の場所、即ち図２にＵＷの次に示す情報に、フレーム同
期信号に極めて近いパターンを有し、しかもフレーム周
期に同期して現れる様な信号が存在する場合、それに誤
って同期してしまう問題があった。

【００１６】この場合、雑音などにより受信信号に誤り
が混入することのない様な良好な受信状態であっても誤
同期が発生してしまう。図１０に、その様なケースを示
す動作タイミングチャートを示す。

【００１７】図１０では、時刻ｔ１’において同期ワー
ド検出動作が開始される。最初に検出された同期ワード
が、時刻ｔ３における、情報内の類似パターンであり、
誤り３ビットを以て検出されたとする。

【００１８】アパーチャ制御回路３３は、アパーチャ信
号Ｓ３を閉じ、時間Ｌが経過するまでは検出信号Ｓ２の
伝達を禁止する。このため、時刻ｔ５における正規の同
期ワード受信時の検出信号Ｓ２も禁止されてしまう。

【００１９】時刻ｔ６および時刻ｔ９においても３ビッ
ト誤りで同期ワードが検出されるので、後方保護回路３
４はフレーム同期が確立したものとして動作し、同期を
示す同期状態表示表示信号Ｓ４を出力するが、これは実
際には誤ったタイミングに同期してしまったことにな
る。

【００２０】本発明は、このような点に鑑みてなされた
ものであり、受信信号に含まれるフレーム同期信号以外
の疑似フレーム同期信号による誤同期検出を回避するこ
とができるフレーム同期装置を提供することを目的とし
ている。

【００２１】

【課題を解決するための手段】図１に本発明のフレーム
同期装置の原理図を示す。この図に示すフレーム同期装
置は、受信信号中のフレーム同期信号を所定ビットの誤
り許容で検出する検出手段３１と、検出手段３１の検出
信号の供給時からフレーム同期区間に対応する時間Ｌ後
毎に、検出信号をゲート３２で通過させるアパーチャ信
号をゲート３２へ出力するアパーチャ制御を行う制御手
段３３と、ゲート３２を通過した検出信号を所定回数連
続して検出した際にフレーム同期状態と判定する保護手
段３４とを具備するものである。

【００２２】本発明の特徴は、検出手段３１から出力さ
れる前記した所定ビット数以下の誤りビット数を記憶す
る記憶手段３７と、検出手段３１から出力される誤りビ
ット数が、記憶手段３７に記憶された誤りビット数より
も小さい場合に、制御手段３３にアパーチャセット信号
を出力する比較手段３６とを具備し、制御手段３３が、
アパーチャセット信号の入力時に前回までのアパーチャ
制御をリセットし、その入力時から前記した時間Ｌ後毎
にアパーチャ信号を出力するように構成したことにあ
る。

【００２３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図２は本発明の第１実施形
態による同期ワードの検出誤り許容ビット数３、後方保
護３段のフレーム同期装置のブロック構成図である。こ
の図２において図８に示した従来例の各部に対応する部
分には同一符号を付し、その説明を省略する。

【００２４】図２に示す第１実施形態構成が図８に示し
た従来例と異なる点は、誤り数比較回路３６、誤り数記
憶回路３７を新たに設け、アパーチャ制御回路３３がア
パーチャセット信号Ｓ８入力時にそれまでのアパーチャ
制御をリセットし、新たにアパーチャ制御を行うように
したことにある。

【００２５】誤り数比較回路３６は、パターン検出器３
１から出力される誤りビット数信号Ｓ５と誤り数記憶回
路３７に記憶された誤り数Ｓ７とを比較し、誤りビット
数信号Ｓ５が誤り数Ｓ７よりも小さい場合にアパーチャ
セット信号Ｓ８を出力するものである。

【００２６】誤り数記憶回路３７は、誤り数比較回路３
６を介して送られてくる誤りビット数信号Ｓ５を記憶す
るものである。また、アパーチャ制御回路３３は、アパ
ーチャセット信号Ｓ８が入力された時点からＬビットに
対応する時間後にアパーチャ信号Ｓ３の強制閉状態を解
除するようになっている。

【００２７】このような構成のフレーム同期装置の動作
を図３を参照して説明する。図３に示す時刻ｔ１’から
パターン検出器３１が同期ワード探索を開始し、時刻ｔ
３で誤った同期ワードをビット誤り３により検出したと
する。

【００２８】この場合、誤り数比較回路３６は、最初の
同期ワード検出であることによって、その誤りビット数
信号Ｓ５による検出誤り数を誤り数記憶回路３７に転送
し、誤り数記憶の内容を「３」に設定する。

【００２９】アパーチャ制御回路３３は、従来通りアパ
ーチャ信号Ｓ３を「Ｌ」レベルで閉じ、以後、時間Ｌが
経過するまで検出信号Ｓ２の通過を禁止する。時刻ｔ５
で、パターン検出器３１においてビット誤り０で同期ワ
ードが検出されると、誤り数比較回路３６は、誤り数記
憶回路３７に記憶した「３」の誤りビット数Ｓ７と、今
回パターン検出器３１が検出した誤りビット数の「０」
を比較する。

【００３０】この結果、今回検出されたパターンの方が
誤り数が少ないので、アパーチャセット信号Ｓ８を出力
する。これによってアパーチャ制御回路３３が、時刻ｔ
３を基準に保持していた時間Ｌに関する情報をリセット
し、新たに時刻ｔ５を基準にアパーチャ制御を再開す
る。

【００３１】次にアパーチャ信号Ｓ３が開くのは、時刻
ｔ８、ｔ１２においてであり、これらの位置では、正規
の同期ワードが受信されるので、検出信号Ｓ２が発生
し、後方保護回路３４により、適正なフレーム同期確立
の処理が行われる。

【００３２】以上説明した第１実施形態においては、後
方保護中においても、より誤り数の少ない同期ワード検
出結果によって、後方保護動作を修正・継続することが
できるため、誤同期が発生する様な受信信号Ｓ１を受信
している場合にあっても、より速く、正しいフレーム同
期確立を行うことが可能となる。

【００３３】次に、第２実施形態を図４を参照して説明
する。但し、図４において図２に示した第１実施形態の
各部に対応する部分には同一符号を付し、その説明を省
略する。

【００３４】図４に示す第２実施形態は、誤りカウンタ
回路群３９と、セット信号発生回路４０を新たに設け、
アパーチャ制御回路３３がオープンアパーチャセット信
号Ｓ１２入力時にそれまでのアパーチャ制御をリセット
し、初期時と同様にアパーチャ信号Ｓ３を出力するよう
にしたことにある。

【００３５】誤りカウンタ回路群３９は、検出する同期
ワードＵＷのビット数分のカウンタから構成される。例
えば、４ビットの同期ワードを使用する場合は、４ケの
カウンタ回路が必要になる。各カウンタは、同期ワード
が検出された時に、誤りの発生したビット位置（誤りビ
ット位置信号Ｓ１０により示される）に対応してカウン
トアップ動作を行う。またオープンアパーチャセット信
号Ｓ１２の入力時にリセットされる。

【００３６】セット信号発生回路４０は、誤りカウンタ
回路群３９からの誤り回数信号Ｓ１１が誤り許容数の
「３」を越えた場合にオープンアパーチャセット信号Ｓ
１２を誤りカウンタ回路群３９とアパーチャ制御回路３
３へ出力するようになっている。

【００３７】このような構成の動作を図５を参照して説
明する。図５に示す時刻ｔ１’から同期ワード探索を開
始し、時刻ｔ３で情報中の固定データパターンが誤って
ビット誤り３により同期ワードとして検出されたとす
る。

【００３８】その時の誤り位置が先頭からｂ０、ｂ１、
ｂ３の３ビットであったとする。この時は、各誤り位置
に対応する誤りカウンタ１、誤りカウンタ２、誤りカウ
ンタ４がカウントアップ動作を行い、カウンタ１〜４の
順にその値が「１，１，０，１」となる。

【００３９】アパーチャ制御回路３３、従来通りアパー
チャ信号を閉じ、以後、時間Ｌが経過するまで検出信号
Ｓ２の通過を禁止すると同時に、誤りカウンタ回路群３
９の動作も禁止する。時刻ｔ７、および、時刻ｔ１０に
おいて、誤り数３で情報中の固定データパターンが誤っ
て同期ワードとして検出されると、誤りカウンタ１、誤
りカウンタ２、誤りカウンタ４がカウントアップ動作を
行い、その内容が３となる。

【００４０】セット信号発生回路４０は、いずれかの誤
りカウンタの出力が、予め定めた誤り数（この場合は
３）を越えたことを検出してアパーチャセット信号を出
力する。これによってアパーチャ制御回路３３は、再び
オープンアパーチャ状態となり、改めて同期ワードの探
索を開始する。

【００４１】図５には示していないが、時刻１２で一旦
正規の同期ワード位置での検出が行われると、以降は正
規の位置でのみ誤りカウンタ回路が動作するので、誤り
カウンタがカウントアップするのは、熱雑音などによる
誤り発生時のみであり、特定のビット位置に対応する特
定の誤りカウンタだけがカウントアップする確率は低く
なる。このため、再度誤りカウンタの値が、オープンア
パーチャセット信号Ｓ１２を出力すべき数にまでカウン
トアップすることはないので、正規の位置で同期確立が
行われる。

【００４２】以上説明した第２実施形態によれば、同期
確立後、情報中の誤り情報などの結果を待つことなく、
受信データパターンと同期ワード検出機構のみによっ
て、誤同期を検出してオープンアパーチャに戻すことが
可能となる。

【００４３】次に、第３実施形態を図６を参照して説明
する。但し、図６において図２に示した第１実施形態の
各部に対応する部分には同一符号を付し、その説明を省
略する。

【００４４】図６に示す第３実施形態は、パターン記録
・多数決処理回路４２を新たに設け、アパーチャ制御回
路３３がオープンアパーチャセット信号Ｓ１２入力時に
それまでのアパーチャ制御をリセットし、初期時と同様
にアパーチャ信号Ｓ３を出力するようにしたことにあ
る。

【００４５】パターン記録・多数決処理回路４２は、パ
ターン検出器３１で検出された同期ワードに対応する受
信信号Ｓ１のパターンを奇数個記録し、この記録された
受信信号パターンに対して各ビット毎に多数決処理を行
って多い数値を各ビットに配列し、これを多数決パター
ンとし、この多数決パターンと本来の同期ワードパター
ンとを比べ、多数決パターンが予め定めるビット数以上
異なっていた場合には、オープンアパーチャセット信号
Ｓ１２を出力するものである。

【００４６】このような構成の動作を図７を参照して説
明する。図７に示す時刻ｔ１’から同期ワード探索を開
始し、時刻ｔ３で情報中の固定データパターンが誤って
ビット誤り３により同期ワードとして検出されたとす
る。

【００４７】この時、検出した同期ワードに対応する受
信信号パターン（ＵＷｔ１）がパターン記録回路４２に
記録される。アパーチャ制御回路３３は、従来通りアパ
ーチャ信号を閉じ、以後、時間Ｌが経過するまで検出パ
ルスの通過を禁止すると同時に、パターン記録回路の動
作も禁止する。

【００４８】時刻ｔ７、および、時刻ｔ１０において、
誤り数３で情報中の固定データパターンが誤って同期ワ
ードとして検出されると、その度にパターン記録回路４
２にその受信信号パターン（ＵＷｔ２およびＵＷｔ３；
図示せず）が記録される。

【００４９】予め定める奇数回（この場合は３回）の検
出が完了した時点で、それまで記録した受信信号パター
ンＵＷｔ１〜ＵＷｔ３に対して、パターン記録・多数決
処理回路４２でビット毎の多数決処理を行う。この場合
には２／３の多数決による。多数決処理回路４２では、
多数決した結果が、本来の同期ワードパターンと比べ、
予め定めるビット数以上（この場合、例えば１ビット）
異なっていた場合には、オープンアパーチャセット信号
Ｓ１２を出力する。

【００５０】これによってアパーチャ制御回路３３は、
再びオープンアパーチャ状態となり、改めて同期ワード
の探索を開始する。図７には示していないが、時刻１２
で一旦正規の同期ワード位置での検出が行われると、以
降は正規の位置でのみ誤りカウンタ回路が動作するの
で、誤りカウンタがカウントアップするのは、熱雑音な
どによる誤り発生時のみであり、特定のビット位置に誤
りが集中する確率は低くなる。

【００５１】このため、多数決の結果は、１回の受信に
おける誤りビット数より少ない誤りビット数で、本来の
同期ワードパターンに一致していることが期待できる。
その結果、多数決処理の結果によってオープンアパーチ
ャセット信号Ｓ１２が出力されることなく、同期確立動
作か行われる。

【００５２】以上説明した第３実施形態によれば、同期
確立後、情報中の誤り情報などの結果を待つことなく、
受信データパターンと同期ワード検出機構のみによっ
て、誤同期を検出してオープンアパーチャに戻すことが
可能となる。

【００５３】

【発明の効果】以上説明したように、本発明のフレーム
同期信号によれば、受信信号に含まれるフレーム同期信
号以外の疑似フレーム同期信号による誤同期検出を回避
することができる効果がある。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施形態によるフレーム同期装置
のブロック構成図である。

【図３】図２に示すフレーム同期装置によるフレーム同
期動作説明のタイミングチャートである。

【図４】本発明の第２実施形態によるフレーム同期装置
のブロック構成図である。

【図５】図４に示すフレーム同期装置によるフレーム同
期動作説明のタイミングチャートである。

【図６】本発明の第３実施形態によるフレーム同期装置
のブロック構成図である。

【図７】図６に示すフレーム同期装置によるフレーム同
期動作説明のタイミングチャートである。

【図８】従来例のフレーム同期装置のブロック構成図で
ある。

【図９】図８に示すフレーム同期装置によるフレーム同
期動作説明のタイミングチャートである。

【図１０】図８に示すフレーム同期装置によるフレーム
同期誤動作説明のタイミングチャートである。

【符号の説明】 ３１ 検出手段 ３２ ゲート ３３ 制御手段 ３４ 保護手段 ３６ 比較手段 ３７ 記憶手段

Claims (5)

【特許請求の範囲】
1. 【請求項１】 受信信号中のフレーム同期信号を所定ビ
   ットの誤り許容で検出する検出手段と、該検出手段の検
   出信号の供給時からフレーム同期区間に対応する時間Ｌ
   後毎に、該検出信号をゲートで通過させるアパーチャ信
   号を該ゲートへ出力するアパーチャ制御を行う制御手段
   と、該ゲートを通過した検出信号を所定回数連続して検
   出した際にフレーム同期状態と判定する保護手段とを具
   備するフレーム同期装置において、 前記検出手段から出力される誤りビット数を記憶する記
   憶手段と、 前記検出手段から出力される誤りビット数が、該記憶手
   段に記憶された誤りビット数よりも小さい場合に、前記
   制御手段にアパーチャセット信号を出力する比較手段と
   を具備し、 前記制御手段が、該アパーチャセット信号の入力時に前
   回までの前記アパーチャ制御をリセットし、該入力時か
   ら前記時間Ｌ後毎に前記アパーチャ信号を出力するよう
   にしたことを特徴とするフレーム同期装置。
2. 【請求項２】 前記記憶手段が、前記検出手段から出力
   される前記誤り許容数以下の誤りビット数を記憶するよ
   うにしたことを特徴とする請求項１記載のフレーム同期
   装置。
3. 【請求項３】 受信信号中のフレーム同期信号を所定ビ
   ットの誤り許容で検出する検出手段と、該検出手段の検
   出信号の供給時からフレーム同期区間に対応する時間Ｌ
   後毎に、該検出信号をゲートで通過させるアパーチャ信
   号を該ゲートへ出力するアパーチャ制御を行う制御手段
   と、該ゲートを通過した検出信号を所定回数連続して検
   出した際にフレーム同期状態と判定する保護手段とを具
   備するフレーム同期装置において、 前記検出手段から出力される前記誤りビット位置毎に誤
   りビットをカウントする誤りカウンタと、 該誤りカウンタの何れかの誤りビットのカウント値が所
   定値となった場合にオープンアパーチャセット信号を発
   生する発生手段とを具備し、 前記オープンアパーチャセット信号が発生した場合に、
   前記誤りカウンタがリセットされ、前記制御手段が、初
   期時に前記アパーチャセット信号を出力する制御と同様
   の制御を行うようにしたことを特徴とするフレーム同期
   装置。
4. 【請求項４】 前記発生手段が、前記カウント値が前記
   誤り許容数以下の定められる数値と等しくなった場合に
   前記オープンアパーチャセット信号を発生するようにし
   たことを特徴とする請求項３記載のフレーム同期装置。
5. 【請求項５】 受信信号中のフレーム同期信号を所定ビ
   ットの誤り許容で検出する検出手段と、該検出手段の検
   出信号の供給時からフレーム同期区間に対応する時間Ｌ
   後毎に、該検出信号をゲートで通過させるアパーチャ信
   号を該ゲートへ出力するアパーチャ制御を行う制御手段
   と、該ゲートを通過した検出信号を所定回数連続して検
   出した際にフレーム同期状態と判定する保護手段とを具
   備するフレーム同期装置において、 前記検出手段で検出されたフレーム同期信号に対応する
   前記受信信号のパターンを奇数組記録し、この記録され
   た奇数組の受信信号パターンを各ビット毎に多数決処理
   を行って多い数値を代表値として配列し、この配列した
   １つのパターンを多数決パターンとし、該多数決パター
   ンと本来の同期ワードパターンとを比べ、該多数決パタ
   ーンが予め定めるビット数以上異なっていた場合に、オ
   ープンアパーチャセット信号を出力する多数決処理手段
   を具備し、 前記オープンアパーチャセット信号が発生した場合に、
   前記多数決処理手段に記録された受信信号パターンがリ
   セットされ、前記制御手段が、初期時に前記アパーチャ
   セット信号を出力する制御と同様の制御を行うようにし
   たことを特徴とするフレーム同期装置。