JPH02260933A - 疑似同期検出方式 - Google Patents
疑似同期検出方式Info
- Publication number
- JPH02260933A JPH02260933A JP1082594A JP8259489A JPH02260933A JP H02260933 A JPH02260933 A JP H02260933A JP 1082594 A JP1082594 A JP 1082594A JP 8259489 A JP8259489 A JP 8259489A JP H02260933 A JPH02260933 A JP H02260933A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- frame synchronization
- detection circuit
- errors
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
正規のフレーム同期パターンではない疑似パターンに同
期した疑似同期状態を回避する疑似同期検出方式に関し
、 フレームエラーが多発する疑似同期状態だけでなく、フ
レームエラーの発生頻度が低い疑似同期状態も検出とす
ることを目的とし、 主信号からフレーム同期信号を検出する第1のフレーム
同期検出回路と、該第1のフレーム同期検出回路のフレ
ームエラーをカウントする第1のフレームエラーカウン
タと、前記第1のフレーム同期検出回路で検出したフレ
ーム同期信号の1ビット後から1フレームの間でフレー
ム同期信号を検出する第2のフレーム同期検出回路と、
該第2のフレーム同期検出回路のフレームエラーをカウ
ントする第2のフレームエラーカウンタと、前記第1お
よび第2のフレームエラーカウンタの計数値を比較する
比較回路と、該比較回路でフレームエラー小と判定され
たフレーム同期検出回路が出力するフレーム同期クロッ
クを選択するセレクタとを備えるよう構成する。
期した疑似同期状態を回避する疑似同期検出方式に関し
、 フレームエラーが多発する疑似同期状態だけでなく、フ
レームエラーの発生頻度が低い疑似同期状態も検出とす
ることを目的とし、 主信号からフレーム同期信号を検出する第1のフレーム
同期検出回路と、該第1のフレーム同期検出回路のフレ
ームエラーをカウントする第1のフレームエラーカウン
タと、前記第1のフレーム同期検出回路で検出したフレ
ーム同期信号の1ビット後から1フレームの間でフレー
ム同期信号を検出する第2のフレーム同期検出回路と、
該第2のフレーム同期検出回路のフレームエラーをカウ
ントする第2のフレームエラーカウンタと、前記第1お
よび第2のフレームエラーカウンタの計数値を比較する
比較回路と、該比較回路でフレームエラー小と判定され
たフレーム同期検出回路が出力するフレーム同期クロッ
クを選択するセレクタとを備えるよう構成する。
本発明は、正規のフレーム同期パターンではないものに
同期した疑似同期状態を検出し、この場合は再同期化し
て正しい同期状態にするための疑似同期ヰ★出方式に関
する。
同期した疑似同期状態を検出し、この場合は再同期化し
て正しい同期状態にするための疑似同期ヰ★出方式に関
する。
近年、伝送回線の発達に伴ない、伝送回線の高品質化が
計られている。このため、伝送回線の疑似同期検出回路
も、−層の高品質化が望まれる。
計られている。このため、伝送回線の疑似同期検出回路
も、−層の高品質化が望まれる。
第4図は従来の疑似同期検出方式の説明図で、Aは主信
号からフレーム同期パターンを検出してフレーム同期ク
ロックを出力するフレーム同期検出回路、Bはフレーム
同期検出回路Aでのフレームエラーを通知され、その発
生頻度が一定値に達するとフレーム同期検出回路Aに同
期リセットをかけるフレームエラー検出回路である。
号からフレーム同期パターンを検出してフレーム同期ク
ロックを出力するフレーム同期検出回路、Bはフレーム
同期検出回路Aでのフレームエラーを通知され、その発
生頻度が一定値に達するとフレーム同期検出回路Aに同
期リセットをかけるフレームエラー検出回路である。
第5図に示すように主信号は各フレームの先頭および中
間にフレーム同期信号(斜線部)を配置しである。この
フレーム同期信号は各複数ビットで構成されることもあ
れば、5B6B符号のようにF1=“1”とFO=“0
”の1ビットを交互に繰り返すものもある。
間にフレーム同期信号(斜線部)を配置しである。この
フレーム同期信号は各複数ビットで構成されることもあ
れば、5B6B符号のようにF1=“1”とFO=“0
”の1ビットを交互に繰り返すものもある。
説明を簡単にするために586B符号をイテIにすると
、フレーム同期検出回路Aは主信号の成るピントの“1
″、“0”を記憶し、そこから、次のフレームピントが
あるはずのXビット後のビットの1.0を判定する。そ
して、その1.Oが逆であれば上記の成るビットはフレ
ームビットかも知れないとし、核酸るビットよりyビッ
ト後(ここに上記成るビットと同じ1.Oのビットがあ
るはず)のビットの1.0を判定する。これがまた予想
通りであれば益々上記成るビ・;zト(x、yビット毎
のビットも同様)はフレームビットである確立が高いと
し、か\る処理を複数フレーム繰り返して、それらが予
想通りの1.0,1.O・・・・・・となっておればこ
れらは正規のフレーム同期パターンと判定し、それに同
期したフレーム同期クロックを出力する。
、フレーム同期検出回路Aは主信号の成るピントの“1
″、“0”を記憶し、そこから、次のフレームピントが
あるはずのXビット後のビットの1.0を判定する。そ
して、その1.Oが逆であれば上記の成るビットはフレ
ームビットかも知れないとし、核酸るビットよりyビッ
ト後(ここに上記成るビットと同じ1.Oのビットがあ
るはず)のビットの1.0を判定する。これがまた予想
通りであれば益々上記成るビ・;zト(x、yビット毎
のビットも同様)はフレームビットである確立が高いと
し、か\る処理を複数フレーム繰り返して、それらが予
想通りの1.0,1.O・・・・・・となっておればこ
れらは正規のフレーム同期パターンと判定し、それに同
期したフレーム同期クロックを出力する。
クロックの出力後もフレーム同期検出回路Aはフレーム
ビットの1.Oをチエツクしており、予定通りでないと
フレームエラーとし、これをフレームエラー検出回路B
へ送る。フレームエラー検出回路Bでは、Nフレーム(
Nは十分大に選ぶ)の期間を周期とする低周波数クロッ
クの各周期の間、フレームエラーが送られてきた回数を
計数し、該計数値が所定値を越えたら同期リセット信号
を出力する。これを受けてフレーム同期検出回路Aはフ
レーム同期検出を再開し、再び同期検出されるまでフレ
ーム同期クロックを1ビットずつ遅らせる。このように
して、最大Iフレームのビット数だけシフトする間に正
規のフレーム同期パターンがヰ★出され、フレーム同期
が確立する(フレーム同期クロックの1ビットずつのシ
フトは終了する)。
ビットの1.Oをチエツクしており、予定通りでないと
フレームエラーとし、これをフレームエラー検出回路B
へ送る。フレームエラー検出回路Bでは、Nフレーム(
Nは十分大に選ぶ)の期間を周期とする低周波数クロッ
クの各周期の間、フレームエラーが送られてきた回数を
計数し、該計数値が所定値を越えたら同期リセット信号
を出力する。これを受けてフレーム同期検出回路Aはフ
レーム同期検出を再開し、再び同期検出されるまでフレ
ーム同期クロックを1ビットずつ遅らせる。このように
して、最大Iフレームのビット数だけシフトする間に正
規のフレーム同期パターンがヰ★出され、フレーム同期
が確立する(フレーム同期クロックの1ビットずつのシ
フトは終了する)。
この従来方式では、フレームエラーの発生頻度は複数フ
レーム分の周期をもつ低周波クロックの1周期内のフレ
ームエラーの発生数として検出され、これを越えた同期
状態が同期リセットの対象とされる。
レーム分の周期をもつ低周波クロックの1周期内のフレ
ームエラーの発生数として検出され、これを越えた同期
状態が同期リセットの対象とされる。
しかしながらフレームエラーの発生頻度が低く、同期リ
セットの対称とならない疑似同期状態もある。しかしこ
のエラー発生頻度の低い疑似同期状態でも、真の同期状
態でない以上、同期リセ7)対象とすべきであるが、第
4図の構成ではこれができない。
セットの対称とならない疑似同期状態もある。しかしこ
のエラー発生頻度の低い疑似同期状態でも、真の同期状
態でない以上、同期リセ7)対象とすべきであるが、第
4図の構成ではこれができない。
この場合、低周波クロックの周期を長くする、前記所定
値を小さくする等すれば、検出できない疑似同期状態を
なくすことも可能であろうが、このようにすれば、正規
のフレーム同期状態が僅かなエラーで解除され(フレー
ム同期外れ)易くなり、安定性が低下する。
値を小さくする等すれば、検出できない疑似同期状態を
なくすことも可能であろうが、このようにすれば、正規
のフレーム同期状態が僅かなエラーで解除され(フレー
ム同期外れ)易くなり、安定性が低下する。
本発明はフレーム同期検出系を2組用いることで、疑似
同期を起さないフレーム同期検出回路を提供することを
目的とするものである。
同期を起さないフレーム同期検出回路を提供することを
目的とするものである。
第1図は本発明の原理図で、A1.A2は第1および第
2のフレーム同期検出回路、B1、B2は第1および第
2のフレームエラーカウンタ、CはカウンタB1、B2
で計数されたフレームエラー数の比較回路、Dはフレー
ム同期クロックのセレクタである。
2のフレーム同期検出回路、B1、B2は第1および第
2のフレームエラーカウンタ、CはカウンタB1、B2
で計数されたフレームエラー数の比較回路、Dはフレー
ム同期クロックのセレクタである。
フレーム同期検出回路AI、A2はいずれも同じ主信号
からフレーム同期信号を検出してフレーム同期クロック
を発生する。但し、第2のフレーム同期検出回路A2は
、第1のフレーム同期検出回路AIのフレーム同期クロ
ックを受け、第1のフレーム同期検出回路A1が同期し
ているフレーム同期信号に対し1ビットずれた位置から
フレーム同期信号を探し、見付かった所でフレーム同期
クロックを出力する。第2図はこの説明図で、斜線部は
第1のフレーム同期検出回路A1が同期したフレームの
同期信号である。このフレーム同期信号が1ビット構成
でも、複数ビット構成でも、第2のフレーム同期検出回
路A2はその第2ビットから1フレ一ム分、フレーム同
期信号の検出を開始する。
からフレーム同期信号を検出してフレーム同期クロック
を発生する。但し、第2のフレーム同期検出回路A2は
、第1のフレーム同期検出回路AIのフレーム同期クロ
ックを受け、第1のフレーム同期検出回路A1が同期し
ているフレーム同期信号に対し1ビットずれた位置から
フレーム同期信号を探し、見付かった所でフレーム同期
クロックを出力する。第2図はこの説明図で、斜線部は
第1のフレーム同期検出回路A1が同期したフレームの
同期信号である。このフレーム同期信号が1ビット構成
でも、複数ビット構成でも、第2のフレーム同期検出回
路A2はその第2ビットから1フレ一ム分、フレーム同
期信号の検出を開始する。
このフレーム周期検出回路A2がフレーム同期信号をヰ
食出できずに1フレ一ム分のビット数後ろまで行ったら
、フレーム同期検出回路AIが検出したフレーム同期信
号は正しいものであり、完全な同期引込みとする。
食出できずに1フレ一ム分のビット数後ろまで行ったら
、フレーム同期検出回路AIが検出したフレーム同期信
号は正しいものであり、完全な同期引込みとする。
これに対して、フレーム同期ネ★出回路A2もフレーム
同期信号を検出したら、該回路A2もフレーム同期クロ
ックを出力し、フレームエラーカウンタB1、B2はそ
れぞれのフレームエラーをカウントする。この計数値は
低周波クロックで一定期間毎にクリアされるので、クリ
ア直前の値は両フレームエラーの発生頻度を表わしてい
る。比較回路Cはこれらを比較し、少ない方を示す信号
をセレクタDに入力する。これによりセレクタDは、フ
レームエラーの少ない方のフレーム同期クロックを選択
する。
同期信号を検出したら、該回路A2もフレーム同期クロ
ックを出力し、フレームエラーカウンタB1、B2はそ
れぞれのフレームエラーをカウントする。この計数値は
低周波クロックで一定期間毎にクリアされるので、クリ
ア直前の値は両フレームエラーの発生頻度を表わしてい
る。比較回路Cはこれらを比較し、少ない方を示す信号
をセレクタDに入力する。これによりセレクタDは、フ
レームエラーの少ない方のフレーム同期クロックを選択
する。
フレームエラーの少ない方は完全周期状態のものとは必
らずしも言えず、フレーム同期検出回路AI、A2は共
に疑似同期状態であることもあり得る。そこでフレーム
エラーの多い方のフレーム同期検出回路は再度フレーム
同期を探す動作状態に戻し、フレーム同期信号が探せた
らそこで再びフレーム同期クロックの発生、フレームエ
ラー発生頻度の比較を行ない、セレクタにエラー発生の
少ない方を選択させる。以下同様で、これにより最終的
には一方のフレーム同期検出回路が正規のフレーム同期
状態になる。フレーム同期検出回路の一方がフレーム同
期信号を検出した後、他方がその1ビット後から1フレ
一ム分についてフレーム同期信号を探すと、正しいフレ
ーム同期信号はこれらのいずれかにあるはずで、こうし
て本発明では迅速、確実なフレーム同期信号の検出が可
能である。
らずしも言えず、フレーム同期検出回路AI、A2は共
に疑似同期状態であることもあり得る。そこでフレーム
エラーの多い方のフレーム同期検出回路は再度フレーム
同期を探す動作状態に戻し、フレーム同期信号が探せた
らそこで再びフレーム同期クロックの発生、フレームエ
ラー発生頻度の比較を行ない、セレクタにエラー発生の
少ない方を選択させる。以下同様で、これにより最終的
には一方のフレーム同期検出回路が正規のフレーム同期
状態になる。フレーム同期検出回路の一方がフレーム同
期信号を検出した後、他方がその1ビット後から1フレ
一ム分についてフレーム同期信号を探すと、正しいフレ
ーム同期信号はこれらのいずれかにあるはずで、こうし
て本発明では迅速、確実なフレーム同期信号の検出が可
能である。
第3図は本発明の一実施例で、第1図の構成をプログラ
ムで実現する場合のフローチャートである。本例のフレ
ーム同期検出回路A1、A2は対等の関係にあり、いず
れかが完全な同期引込み状態となるまで交互にフローチ
ャート同期信号を探す動作をする。
ムで実現する場合のフローチャートである。本例のフレ
ーム同期検出回路A1、A2は対等の関係にあり、いず
れかが完全な同期引込み状態となるまで交互にフローチ
ャート同期信号を探す動作をする。
ステップ1は検出回路AIでフローチャート(同期信号
)を探す処理であり、スタート直後は便宜上このステッ
プから開始する。このステップ1でフレームを発見した
ときは(ステップ2)、ステップ3でA2例の状態を判
定する。このときA2側もフレームをつかまえていれば
ステップs4で双方のフレームエラーを一定期間カウン
トし、ステップS5でそれらを比較する。ここでA2例
のフレームエラーが多いと判定されたり、ステップ3で
A2がフレームをつかまえてないと判定されたときはス
テップ1へ戻るが、Al側のフレームエラーが多いと判
定されたときはステップ6で1フレ一ム分探したが否か
を判定する。否(N)であれば最終的な結論には早いの
で、ステップ76に移行し、A2でフレームを探す。
)を探す処理であり、スタート直後は便宜上このステッ
プから開始する。このステップ1でフレームを発見した
ときは(ステップ2)、ステップ3でA2例の状態を判
定する。このときA2側もフレームをつかまえていれば
ステップs4で双方のフレームエラーを一定期間カウン
トし、ステップS5でそれらを比較する。ここでA2例
のフレームエラーが多いと判定されたり、ステップ3で
A2がフレームをつかまえてないと判定されたときはス
テップ1へ戻るが、Al側のフレームエラーが多いと判
定されたときはステップ6で1フレ一ム分探したが否か
を判定する。否(N)であれば最終的な結論には早いの
で、ステップ76に移行し、A2でフレームを探す。
A2でフレームを探したと判定されたときはくステップ
8)、ステップ9でA1例の状態を判定する。ここでA
1がフレームをつかまえていると判定されればステップ
10で双方のフレームエラーをカウントし、ステップ1
1でそれらを比較する。ここでA1側のフレームエラー
が多いと判定されたり、ステップ9でA1がフレームを
つかまえてないと判定されたときはステップ7へ戻るが
、A2例のフレームエラーが多いと判定されたときはス
テップ12で1フレ一ム分探したか否かを判定する。そ
して否(N)であればステップ1へ移行し、A1でフレ
ームを探す。
8)、ステップ9でA1例の状態を判定する。ここでA
1がフレームをつかまえていると判定されればステップ
10で双方のフレームエラーをカウントし、ステップ1
1でそれらを比較する。ここでA1側のフレームエラー
が多いと判定されたり、ステップ9でA1がフレームを
つかまえてないと判定されたときはステップ7へ戻るが
、A2例のフレームエラーが多いと判定されたときはス
テップ12で1フレ一ム分探したか否かを判定する。そ
して否(N)であればステップ1へ移行し、A1でフレ
ームを探す。
以上の動作を繰り返すとA1.A2のフレームエラーは
次第に減少し、やがて疑似同期状態から正規のフレーム
同期状態へ移行する。ステップ6または12で1フレ一
ム分フレーム同期信号を探す動作を完了した(Y)と判
定されれば、At。
次第に減少し、やがて疑似同期状態から正規のフレーム
同期状態へ移行する。ステップ6または12で1フレ一
ム分フレーム同期信号を探す動作を完了した(Y)と判
定されれば、At。
A2の一方は完全な同期引込み状態になったと推定し、
その時点でフレームエラーの少ない側のフレーム同期ク
ロックを採用する。こうして疑似同期状態でデータを復
号化することを未然に回避できる。
その時点でフレームエラーの少ない側のフレーム同期ク
ロックを採用する。こうして疑似同期状態でデータを復
号化することを未然に回避できる。
尚、ステップ2.8でフレームを発見できず、且つステ
ップ13.14で他方の検出回路もフレームをつかまえ
ていないと判定されたときは、何らかの原因による同期
外れであるので、異常処理等に移行する他はない。
ップ13.14で他方の検出回路もフレームをつかまえ
ていないと判定されたときは、何らかの原因による同期
外れであるので、異常処理等に移行する他はない。
以上述べたように本発明によれば、フレームエラーが比
較的少ない疑似同期状態も確実に検出でき、これで同期
状態に入る誤りを回避することができる。また完全な同
期引込み状態に移行するのに長い時間を要したり、同期
引込み状態を不安定にすることもない利点を有する。
較的少ない疑似同期状態も確実に検出でき、これで同期
状態に入る誤りを回避することができる。また完全な同
期引込み状態に移行するのに長い時間を要したり、同期
引込み状態を不安定にすることもない利点を有する。
第1図は本発明の原理図、
第2図は本発明の動作説明図、
第3図は本発明の一実施例を示すフローチャート、
第4図は従来の疑似同期検出方式の説明図、第5図は第
4図の動作を示すタイムチャートである。 第1図で、A1.A2はフレーム同期検出回路、B1.
B2はフレームエラーカウンタ、Cは比較回路、Dはセ
レクタである。 出顎人 富士通株式会社 代理人弁理士 青 柳 稔第4図 第5図
4図の動作を示すタイムチャートである。 第1図で、A1.A2はフレーム同期検出回路、B1.
B2はフレームエラーカウンタ、Cは比較回路、Dはセ
レクタである。 出顎人 富士通株式会社 代理人弁理士 青 柳 稔第4図 第5図
Claims (1)
- 【特許請求の範囲】 1、主信号からフレーム同期信号を検出する第1のフレ
ーム同期検出回路(A1)と、 該第1のフレーム同期検出回路(A1)のフレームエラ
ーをカウントする第1のフレームエラーカウンタ(B1
)と、 前記第1のフレーム同期検出回路(A1)で検出したフ
レーム同期信号の1ビット後から1フレームの間でフレ
ーム同期信号を検出する第2のフレーム同期検出回路(
A2)と、 該第2のフレーム同期検出回路(A2)のフレームエラ
ーをカウントする第2のフレームエラーカウンタ(B2
)と、 前記第1および第2のフレームエラーカウンタ(B1、
B2)の計数値を比較する比較回路(C)と、該比較回
路(C)でフレームエラー小と判定されたフレーム同期
検出回路が出力するフレーム同期クロックを選択するセ
レクタ(D)とを備えることを特徴とする疑似同期検出
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082594A JPH02260933A (ja) | 1989-03-31 | 1989-03-31 | 疑似同期検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082594A JPH02260933A (ja) | 1989-03-31 | 1989-03-31 | 疑似同期検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260933A true JPH02260933A (ja) | 1990-10-23 |
Family
ID=13778814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1082594A Pending JPH02260933A (ja) | 1989-03-31 | 1989-03-31 | 疑似同期検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260933A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219814A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | スイツチング回路 |
-
1989
- 1989-03-31 JP JP1082594A patent/JPH02260933A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219814A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | スイツチング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02260933A (ja) | 疑似同期検出方式 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| JP2785718B2 (ja) | 誤り訂正方式 | |
| JP3696316B2 (ja) | 同期保護方法および同期保護回路 | |
| JP2979852B2 (ja) | フレーム同期回路 | |
| JPH06164572A (ja) | フレーム同期回路およびフレーム同期方法 | |
| KR950010919B1 (ko) | 코드의 쉬프트와 가산 특성을 이용한 동기획득 장치 및 방법 | |
| JP2690640B2 (ja) | クロック抜け検出回路 | |
| KR100562679B1 (ko) | 새로운 결정규칙을 쓴 빠른 의사잡음 수열 획득방법 | |
| JP2002271306A (ja) | 直列信号受信回路 | |
| JP3538163B2 (ja) | 非同期パルス信号取り込み回路 | |
| JP2549002B2 (ja) | 映像信号取り込み回路 | |
| JPS62209934A (ja) | フレ−ム同期装置 | |
| JPH06209312A (ja) | フレーム同期回路 | |
| JPH09149015A (ja) | クロック位相調整回路 | |
| JP2899869B2 (ja) | 誤り検出装置 | |
| JPS58123261A (ja) | フレ−ム同期検出回路 | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JPH04100433A (ja) | フレーム同期はずれ判定方法 | |
| JPH0125258B2 (ja) | ||
| JPH09298533A (ja) | 同期信号検出装置 | |
| JPH04104615A (ja) | クロック断検出回路 | |
| JPH08340276A (ja) | マッチドパルスの判定方法、及びスペクトラム拡散通信受信機 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 |