JPH0480045U - - Google Patents
Info
- Publication number
- JPH0480045U JPH0480045U JP12560590U JP12560590U JPH0480045U JP H0480045 U JPH0480045 U JP H0480045U JP 12560590 U JP12560590 U JP 12560590U JP 12560590 U JP12560590 U JP 12560590U JP H0480045 U JPH0480045 U JP H0480045U
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- integrated circuit
- semiconductor integrated
- anything
- intersects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
第１図はこの考案の一実施例である半導体集積
回路のパターンを示す平面図、第２図は第１図の
−線における断面図、第３図は従来の半導体
集積回路のパターンを示す平面図、第４図は第３
図の−線における断面図である。 図において、１は第１の配線層、２は第２の配
線層、３は針当て解析用の針先を示す。なお、図
中、同一符号は同一、または相当部分を示す。
回路のパターンを示す平面図、第２図は第１図の
−線における断面図、第３図は従来の半導体
集積回路のパターンを示す平面図、第４図は第３
図の−線における断面図である。 図において、１は第１の配線層、２は第２の配
線層、３は針当て解析用の針先を示す。なお、図
中、同一符号は同一、または相当部分を示す。
Claims (1)
- 第１の配線層下にどこにも接続されず、前記第
１の配線層と交差する第２の配線層を設け、前記
第１の配線層に段差を設けたことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12560590U JPH0480045U (ja) | 1990-11-27 | 1990-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12560590U JPH0480045U (ja) | 1990-11-27 | 1990-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0480045U true JPH0480045U (ja) | 1992-07-13 |
Family
ID=31873197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12560590U Pending JPH0480045U (ja) | 1990-11-27 | 1990-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0480045U (ja) |
-
1990
- 1990-11-27 JP JP12560590U patent/JPH0480045U/ja active Pending