JPH0480944A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH0480944A JPH0480944A JP19392690A JP19392690A JPH0480944A JP H0480944 A JPH0480944 A JP H0480944A JP 19392690 A JP19392690 A JP 19392690A JP 19392690 A JP19392690 A JP 19392690A JP H0480944 A JPH0480944 A JP H0480944A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- mask
- recess
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OWNRRUFOJXFKCU-UHFFFAOYSA-N Bromadiolone Chemical compound C=1C=C(C=2C=CC(Br)=CC=2)C=CC=1C(O)CC(C=1C(OC2=CC=CC=C2C=1O)=O)C1=CC=CC=C1 OWNRRUFOJXFKCU-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、同一半導体基板内に異なる深さの単結晶シ
リコン島を有する誘電体分離基板の製造方法に関するも
のである。
リコン島を有する誘電体分離基板の製造方法に関するも
のである。
近年、誘電体分離構造を有する半導体集積装置において
、高耐圧素子と低耐圧素子を同一の誘電体分離基板に混
載する場合、高耐圧素子が形成される島は逆バイアス時
の空乏層幅に応して深くし、低耐圧素子が形成される島
は縦型NPN )ランジスタのコレクタ抵抗を小さくす
るために浅くするというように、内蔵素子の特性に応じ
て島の深さの最適化を図る試みがなされている。
、高耐圧素子と低耐圧素子を同一の誘電体分離基板に混
載する場合、高耐圧素子が形成される島は逆バイアス時
の空乏層幅に応して深くし、低耐圧素子が形成される島
は縦型NPN )ランジスタのコレクタ抵抗を小さくす
るために浅くするというように、内蔵素子の特性に応じ
て島の深さの最適化を図る試みがなされている。
従来、この種の誘電体分離基板の製造方法としては、特
開昭55−105340号公報及び特開昭575935
0号公報などに記載されているものがあった。
開昭55−105340号公報及び特開昭575935
0号公報などに記載されているものがあった。
以下、その製造方法を第2図の工程断面図を用いて説明
する。
する。
まず、第2図1flに示すように、(g)00)の面方
位を有する単結晶シリコン基板21の表面を酸化し、通
常のホトリソエツチングにより一方の主表面に酸化WI
22のパターンを形成する。
位を有する単結晶シリコン基板21の表面を酸化し、通
常のホトリソエツチングにより一方の主表面に酸化WI
22のパターンを形成する。
次に、第2図(b)に示すように、酸化膜22をマスク
として単結晶シリコン基板21に異方性エツチングを行
ない、凹部23を形成する。
として単結晶シリコン基板21に異方性エツチングを行
ない、凹部23を形成する。
その後、第2図(C1に示すように、酸化膜22を除去
した後、単結晶シリコン基板21を再び酸化し、通常の
ホトリソエツチングにより単結晶シリコン基板21の一
方の主表面に所定パターンの酸化膜24を形成する。
した後、単結晶シリコン基板21を再び酸化し、通常の
ホトリソエツチングにより単結晶シリコン基板21の一
方の主表面に所定パターンの酸化膜24を形成する。
続いて、第2図(d)に示すようムこ、酸化膜24をマ
スクとして異方性エツチングを行ない、凹部23及びそ
れ以外の部分に隣接する複数の■溝25を形成する。
スクとして異方性エツチングを行ない、凹部23及びそ
れ以外の部分に隣接する複数の■溝25を形成する。
そして、第2図1flに示すように、酸化膜24を除去
した後、単結晶シリコン基板21の■溝25を含む一方
の主表面に絶縁分離用の分離絶縁膜26を形成し、さら
にこの分離絶縁lI!26上に多結晶シリコンからなる
支持体層27を堆積形成して平坦化する。
した後、単結晶シリコン基板21の■溝25を含む一方
の主表面に絶縁分離用の分離絶縁膜26を形成し、さら
にこの分離絶縁lI!26上に多結晶シリコンからなる
支持体層27を堆積形成して平坦化する。
しかる後、第2図1flに示すように、単結晶シリコン
基板21の反対側の主表面を■溝25の先端が露出する
まで研摩などを以て除去することにより、深さが異なる
島即ち深い島28と浅い島29が分離絶縁膜26及び支
持体層27を介して互いに分離された誘電体分離基板が
得られる。
基板21の反対側の主表面を■溝25の先端が露出する
まで研摩などを以て除去することにより、深さが異なる
島即ち深い島28と浅い島29が分離絶縁膜26及び支
持体層27を介して互いに分離された誘電体分離基板が
得られる。
ところで、■溝25を形成するための酸化膜24をマス
クとする異方性エツチングにおいて、酸化膜24の形状
が単純な四角形のパターンであると、第3図に示すよう
に、■溝25間の台形状の島28.29のコーナ部28
a、29aが崩れ、変形してしまう。そこで、このよう
な島2829の形状の崩れを防止するため、第4図に示
すように、酸化膜24のパターンの各角部に島28゜2
9の形状崩れ分を補償するための正方形の補償パターン
24aを形成配置している。この補償パターン24aの
最適な寸法!、は、異方性エツチング溶液などの条件が
一定であれば、エツチング深さdに比例し、 l、==/Tar
・・・■の関係が成立する(JSPE −51−09、
精密機械51 / 9 / 1985記載)。
クとする異方性エツチングにおいて、酸化膜24の形状
が単純な四角形のパターンであると、第3図に示すよう
に、■溝25間の台形状の島28.29のコーナ部28
a、29aが崩れ、変形してしまう。そこで、このよう
な島2829の形状の崩れを防止するため、第4図に示
すように、酸化膜24のパターンの各角部に島28゜2
9の形状崩れ分を補償するための正方形の補償パターン
24aを形成配置している。この補償パターン24aの
最適な寸法!、は、異方性エツチング溶液などの条件が
一定であれば、エツチング深さdに比例し、 l、==/Tar
・・・■の関係が成立する(JSPE −51−09、
精密機械51 / 9 / 1985記載)。
ただし、fは形状崩れの程度を表わす係数であり、例え
ばWOHIIto 1PA (イソプロピルアルコー
ル)系溶液では0.3となる。
ばWOHIIto 1PA (イソプロピルアルコー
ル)系溶液では0.3となる。
しかしながら、上記した従来の製造方法においては、異
方性エツチングの際、浅い島29となる部分では、■溝
25が形成された後も深い島28のV溝25が形成され
るまでエツチングにさらされるため、浅い島29のV溝
25を形成するために酸化膜24の大きな寸法の補償パ
ターン24aが必要となり、誘電体分離基板に形成され
る島28.29の集積度が低下するという課題があった
。
方性エツチングの際、浅い島29となる部分では、■溝
25が形成された後も深い島28のV溝25が形成され
るまでエツチングにさらされるため、浅い島29のV溝
25を形成するために酸化膜24の大きな寸法の補償パ
ターン24aが必要となり、誘電体分離基板に形成され
る島28.29の集積度が低下するという課題があった
。
例えば、異方性エンチング溶液をKOH−HzO−IP
A系とし、浅いV溝25の深さを20μ、深い■溝25
の深さを60μmとした場合、0式より浅い島29の補
償パターン24aの大きさは、浅い島29のみ形成する
場合に比べて8Iaから25μへと大きくしなければな
らなかった。この補償パターン24aの増大は、誘電体
分離基板に形成される島28.29の集積度を低下させ
る。即ち、補償パターン24aの間隔iを仮に最小で4
nとした場合、補償パターン寸法11が8Bであれば最
終的に島28.29の底面部の最小寸法l、は12μと
なるが、補償パターン寸法に1を25μとした場合最小
寸法12は29Bとなり、島28、29の底面部の縮小
化が不可能となった。
A系とし、浅いV溝25の深さを20μ、深い■溝25
の深さを60μmとした場合、0式より浅い島29の補
償パターン24aの大きさは、浅い島29のみ形成する
場合に比べて8Iaから25μへと大きくしなければな
らなかった。この補償パターン24aの増大は、誘電体
分離基板に形成される島28.29の集積度を低下させ
る。即ち、補償パターン24aの間隔iを仮に最小で4
nとした場合、補償パターン寸法11が8Bであれば最
終的に島28.29の底面部の最小寸法l、は12μと
なるが、補償パターン寸法に1を25μとした場合最小
寸法12は29Bとなり、島28、29の底面部の縮小
化が不可能となった。
この発明は上記のような課題を解決するために成された
ものであり、■溝形成時のオーバエツチングを防止して
島の集積度を向上することができ・る誘電体分離基板の
製造方法を得ることを目的とする。
ものであり、■溝形成時のオーバエツチングを防止して
島の集積度を向上することができ・る誘電体分離基板の
製造方法を得ることを目的とする。
この発明に係る誘電体分離基板の製造方法は、パターニ
ングされた第1の酸化膜とマスク材をマスクとして第1
の凹部を形成する工程と、マスク材をマスクとして第1
の凹部上に第1の酸化膜よりも厚い第2の酸化膜を形成
する工程と、第1の酸化膜とマスク材の所定の領域を除
去するとともに、第2の酸化膜の所定の領域を途中まで
除去する工程と、第1の酸化膜とマスク材をマスクとし
て第1の凹部以外の部分に第2の凹部を形成する工程と
、所定の領域を除去した第2の酸化膜と第1の酸化膜及
びマスク材をマスクとして第1及び第2の凹部にそれぞ
れ浅い■溝及び深いV溝を形成する工程を設けたもので
ある。
ングされた第1の酸化膜とマスク材をマスクとして第1
の凹部を形成する工程と、マスク材をマスクとして第1
の凹部上に第1の酸化膜よりも厚い第2の酸化膜を形成
する工程と、第1の酸化膜とマスク材の所定の領域を除
去するとともに、第2の酸化膜の所定の領域を途中まで
除去する工程と、第1の酸化膜とマスク材をマスクとし
て第1の凹部以外の部分に第2の凹部を形成する工程と
、所定の領域を除去した第2の酸化膜と第1の酸化膜及
びマスク材をマスクとして第1及び第2の凹部にそれぞ
れ浅い■溝及び深いV溝を形成する工程を設けたもので
ある。
この発明においては、第1の凹部上にはそれ以外の部分
に形成された第1の酸化膜よりも厚い第2の酸化膜が形
成され、第1の酸化膜とマスク材をエツチングする際に
第2の酸化膜は残存し、第2の凹部の形成の際に第1の
凹部はエツチングされない。又、深い■溝は第2の凹部
を拡張して形成されるので、浅い■溝におけるオーバエ
ツチングは生しない。
に形成された第1の酸化膜よりも厚い第2の酸化膜が形
成され、第1の酸化膜とマスク材をエツチングする際に
第2の酸化膜は残存し、第2の凹部の形成の際に第1の
凹部はエツチングされない。又、深い■溝は第2の凹部
を拡張して形成されるので、浅い■溝におけるオーバエ
ツチングは生しない。
(実施例〕
以下、この発明の実施例を図面とともに説明する。第1
図はこの実施例による誘電体分離基板の製造方法を示す
工程断面図である。
図はこの実施例による誘電体分離基板の製造方法を示す
工程断面図である。
まず、第1図ta+に示すように、面方位(g)00)
のN型の単結晶シリコン基板101の一方の主表面を酸
化し、厚さが3000人の酸化膜102を形成した後、
酸化WA102上に化学気相成長法等を用いてシリコン
窒化膜103を1000人の厚さに成長させる。次に、
通常のホトリソエツチング技術を用いて酸化膜102及
びシリコン窒化膜103のパターンを形成した後、これ
らをマスクとして単結晶シリコン基板101にアルカリ
異方性エツチングを施し、その浅い島となる部分に40
−の深さの凹部104を形成する。
のN型の単結晶シリコン基板101の一方の主表面を酸
化し、厚さが3000人の酸化膜102を形成した後、
酸化WA102上に化学気相成長法等を用いてシリコン
窒化膜103を1000人の厚さに成長させる。次に、
通常のホトリソエツチング技術を用いて酸化膜102及
びシリコン窒化膜103のパターンを形成した後、これ
らをマスクとして単結晶シリコン基板101にアルカリ
異方性エツチングを施し、その浅い島となる部分に40
−の深さの凹部104を形成する。
次に、第1図(blに示すように、シリコン窒化膜10
3を耐酸化性マスクとして単結晶シリコン基板101を
酸化し、凹部104に約1nの厚さの酸化膜105を形
成する0次に、化学気相成長法等により一方の全主表面
上に窒化膜106を約1000人の厚さで形成する。
3を耐酸化性マスクとして単結晶シリコン基板101を
酸化し、凹部104に約1nの厚さの酸化膜105を形
成する0次に、化学気相成長法等により一方の全主表面
上に窒化膜106を約1000人の厚さで形成する。
次に、第1図(C1に示すように、通常のホトリソエツ
チング技術を用いて窒化膜103.106と酸化膜10
2をパターニングする。凹部104以外の主表面に残存
する酸化l1102をエツチングする際、同時に酸化1
1j105も酸化1102と同じ厚さだけエツチングさ
れるが、酸化111102゜105の膜厚差は約700
0人であるので、酸化膜102のパターニング終了後も
酸化11105は十分に厚(残存している0次に、パタ
ーニングされた窒化膜103,106と酸化膜102を
マスクとして基板101にアルカリ異方性エツチングを
施し、深い島となる部分に4Onの深さの凹部107を
形成する。このとき、凹部104は窒化膜106及び酸
化膜105に覆われており、エツチングされない。
チング技術を用いて窒化膜103.106と酸化膜10
2をパターニングする。凹部104以外の主表面に残存
する酸化l1102をエツチングする際、同時に酸化1
1j105も酸化1102と同じ厚さだけエツチングさ
れるが、酸化111102゜105の膜厚差は約700
0人であるので、酸化膜102のパターニング終了後も
酸化11105は十分に厚(残存している0次に、パタ
ーニングされた窒化膜103,106と酸化膜102を
マスクとして基板101にアルカリ異方性エツチングを
施し、深い島となる部分に4Onの深さの凹部107を
形成する。このとき、凹部104は窒化膜106及び酸
化膜105に覆われており、エツチングされない。
次に、第1図+dlに示すように、窒化膜106をマス
クとして酸化膜105をエツチング除去した後、再びア
ルカリ異方性エツチングを行ない、凹部104において
深さ204+11の浅い■溝108t−形成するととも
に凹部107では深さ60nの深いV溝109を形成す
る。
クとして酸化膜105をエツチング除去した後、再びア
ルカリ異方性エツチングを行ない、凹部104において
深さ204+11の浅い■溝108t−形成するととも
に凹部107では深さ60nの深いV溝109を形成す
る。
次に、第1図(e)に示すように、酸化膜102゜10
5及び窒化!1103,106を除去した後、基板10
1の■溝108,109を含む一方の全主表面上に1〜
2μの膜厚の分離絶縁膜110を被着形成する0次に、
分離絶縁膜110上に多結晶シリコン等の支持体層11
1を堆積して、基板101の一方の主表面を平坦化する
。
5及び窒化!1103,106を除去した後、基板10
1の■溝108,109を含む一方の全主表面上に1〜
2μの膜厚の分離絶縁膜110を被着形成する0次に、
分離絶縁膜110上に多結晶シリコン等の支持体層11
1を堆積して、基板101の一方の主表面を平坦化する
。
しかる後、第1図(flに示すように、基板101の他
方の主表面をV溝108,109の先端が露見するまで
研摩等により除去し、深い島112と浅い島113が分
離絶縁WX110及び支持体層111により相互に分離
された誘電体分離基板が形成される。
方の主表面をV溝108,109の先端が露見するまで
研摩等により除去し、深い島112と浅い島113が分
離絶縁WX110及び支持体層111により相互に分離
された誘電体分離基板が形成される。
上記実施例においては、パターニングシタ酸化膜102
と窒化膜103をマスクとして基板101をエツチング
して凹部104を形成した後窒化膜103をマスクとし
て凹部104上に酸化膜102より厚い酸化膜105を
形成し、酸化膜102及び窒化膜103をパターニング
しこれらをマスクとして凹部104以外の部分に凹部1
07を形成し、その後酸化膜105をマスクとして凹部
104に浅いV溝108を形成するとともに、酸化M1
02及び窒化膜103をマスクとして凹部107に深い
■溝109を形成しており深い■溝109を形成するに
先立って凹部107を形成する際に凹部104は酸化膜
105によって覆われているのでエツチングされること
はなくVl1108,109を形成する際のオーバエツ
チングは生じない。このため、酸化膜105に形成する
補償パターンは小さくてよく、島の集積度を向上するこ
とができる。即ち、酸化膜105の補償パターン寸法1
1 は従来の60mの深さをエツチングするのに要する
25F−から2ORの深さをエツチングするのに要する
8μと小さくなり、浅い島113の底面の最小寸法11
は補償パターン間隔iが4μの場合に29j11mから
12#Iへと低減し、浅い島113の底面の面積は約1
/6に縮小化される。
と窒化膜103をマスクとして基板101をエツチング
して凹部104を形成した後窒化膜103をマスクとし
て凹部104上に酸化膜102より厚い酸化膜105を
形成し、酸化膜102及び窒化膜103をパターニング
しこれらをマスクとして凹部104以外の部分に凹部1
07を形成し、その後酸化膜105をマスクとして凹部
104に浅いV溝108を形成するとともに、酸化M1
02及び窒化膜103をマスクとして凹部107に深い
■溝109を形成しており深い■溝109を形成するに
先立って凹部107を形成する際に凹部104は酸化膜
105によって覆われているのでエツチングされること
はなくVl1108,109を形成する際のオーバエツ
チングは生じない。このため、酸化膜105に形成する
補償パターンは小さくてよく、島の集積度を向上するこ
とができる。即ち、酸化膜105の補償パターン寸法1
1 は従来の60mの深さをエツチングするのに要する
25F−から2ORの深さをエツチングするのに要する
8μと小さくなり、浅い島113の底面の最小寸法11
は補償パターン間隔iが4μの場合に29j11mから
12#Iへと低減し、浅い島113の底面の面積は約1
/6に縮小化される。
なお、上記実施例においては、窒化膜106を設けたが
、この膜は必ずしも必要でない。ただし、窒化lI!1
06を設けない場合には、酸化膜105の除去すべき傾
城をエツチングする際にマスクとして残存すべき領域が
同時にエツチングされて薄くならないように注意しなけ
ればならない。
、この膜は必ずしも必要でない。ただし、窒化lI!1
06を設けない場合には、酸化膜105の除去すべき傾
城をエツチングする際にマスクとして残存すべき領域が
同時にエツチングされて薄くならないように注意しなけ
ればならない。
以上のようにこの発明によれば、第1の凹部上に形成さ
れた第2の酸化膜の膜厚をそれ以外の部分に形成された
第1の酸化膜の膜厚より厚くしたので、第1の酸化膜の
パターニングの際に第2の酸化膜は残存し、第2の凹部
の形成の際に第1の凹部はエツチングされない。又、深
いV溝は第2の凹部を拡張して形成されるので、浅い■
溝のオーバエツチングは生じない。このため、第2の酸
化膜の補償パターンは小さくてよく、浅い島の底面積を
縮小することができ、島の集積度を向上することができ
る。
れた第2の酸化膜の膜厚をそれ以外の部分に形成された
第1の酸化膜の膜厚より厚くしたので、第1の酸化膜の
パターニングの際に第2の酸化膜は残存し、第2の凹部
の形成の際に第1の凹部はエツチングされない。又、深
いV溝は第2の凹部を拡張して形成されるので、浅い■
溝のオーバエツチングは生じない。このため、第2の酸
化膜の補償パターンは小さくてよく、浅い島の底面積を
縮小することができ、島の集積度を向上することができ
る。
第1図tal〜第1図(flはこの発明方法の工程断面
図、第2図(at〜第2図(flは従来方法の工程断面
図、第3図は従来の島領域の斜視図、第4図は補償パタ
ーンの説明図である。 101・・・単結晶シリコン基板、102,105・・
・酸化膜、103・・・窒化膜、104,107・・・
凹部、108・・・浅い■構、109・・・深いV溝、
110・・・分離絶縁膜、111・・・支持体層、11
2・・・深い島、113・・・浅い島。 第 図 第 囮 塾4眞筑の斜視図 第 3 鵬 第 図
図、第2図(at〜第2図(flは従来方法の工程断面
図、第3図は従来の島領域の斜視図、第4図は補償パタ
ーンの説明図である。 101・・・単結晶シリコン基板、102,105・・
・酸化膜、103・・・窒化膜、104,107・・・
凹部、108・・・浅い■構、109・・・深いV溝、
110・・・分離絶縁膜、111・・・支持体層、11
2・・・深い島、113・・・浅い島。 第 図 第 囮 塾4眞筑の斜視図 第 3 鵬 第 図
Claims (1)
- 【特許請求の範囲】 (a)半導体基板の一方の主表面に第1の酸化膜と耐酸
化性のマスク材を形成した後パターニングし、これらを
マスクとして第1の凹部を形成する工程と、 (b)マスク材をマスクとして半導体基板の第1の凹部
表面に第1の酸化膜よりも厚い第2の酸化膜を形成する
工程と、 (c)第1の酸化膜とマスク材の所定の領域を除去する
とともに、第2の酸化膜の所定の領域を途中まで除去す
る工程と、 (d)第1及び第2の酸化膜とマスク材をマスクとして
半導体基板の一方の主表面の第1の凹部以外の部分に第
2の凹部を形成する工程と、 (e)第2の酸化膜の途中まで除去された所定の領域を
除去する工程と、 (f)第1及び第2の酸化膜とマスク材をマスクとして
異方性エッチングにより第1及び第2の凹部にそれぞれ
浅いV溝及び深いV溝を形成する工程と、 (g)第1及び第2の酸化膜とマスク材を除去した後半
導体基板の一方の全主表面上に分離絶縁膜を被着形成し
、この分離絶縁膜上に支持体層を堆積して平坦化する工
程と、 (h)半導体基板の他方の主表面を各V溝の先端が露見
するまで除去する工程 を備えたことを特徴とする誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392690A JPH0480944A (ja) | 1990-07-24 | 1990-07-24 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392690A JPH0480944A (ja) | 1990-07-24 | 1990-07-24 | 誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0480944A true JPH0480944A (ja) | 1992-03-13 |
Family
ID=16316044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19392690A Pending JPH0480944A (ja) | 1990-07-24 | 1990-07-24 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0480944A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4340590A1 (de) * | 1992-12-03 | 1994-06-09 | Hewlett Packard Co | Grabenisolation unter Verwendung dotierter Seitenwände |
-
1990
- 1990-07-24 JP JP19392690A patent/JPH0480944A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4340590A1 (de) * | 1992-12-03 | 1994-06-09 | Hewlett Packard Co | Grabenisolation unter Verwendung dotierter Seitenwände |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4307180A (en) | Process of forming recessed dielectric regions in a monocrystalline silicon substrate | |
| EP0534746B1 (en) | Method of fabricating a trench structure in a semiconductor substrate | |
| US5681775A (en) | Soi fabrication process | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| US5397731A (en) | Method of manufacturing semiconductor integrated circuit device | |
| JPH0480944A (ja) | 誘電体分離基板の製造方法 | |
| KR100340864B1 (ko) | 버즈 빅 현상을 이용한 이중막 실리콘 기판의 제조 방법 | |
| KR100515383B1 (ko) | 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법 | |
| US5484745A (en) | Method for forming a semiconductor sensor | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| JPH0223628A (ja) | 半導体素子の製造方法 | |
| JPH02203549A (ja) | 半導体装置の製造方法 | |
| JPH0297037A (ja) | 誘電体分離基板の製造方法 | |
| JPH05175323A (ja) | 誘電体分離基板の製造方法 | |
| JPS5846171B2 (ja) | 半導体装置の製造方法 | |
| JPS61158158A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| KR100199007B1 (ko) | 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법 | |
| JPS6336545A (ja) | 絶縁分離型半導体装置の製造方法 | |
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| KR100567049B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| TW440997B (en) | Narrow spacing isolation process | |
| JPH02285654A (ja) | 誘電体分離基板の製造方法 | |
| JPH0230160A (ja) | 半導体装置 | |
| JPS6359532B2 (ja) |