JPH0481174A - γ補正機能付Ａ―Ｄ変換器 - Google Patents
γ補正機能付Ａ―Ｄ変換器Info
- Publication number
- JPH0481174A JPH0481174A JP2193910A JP19391090A JPH0481174A JP H0481174 A JPH0481174 A JP H0481174A JP 2193910 A JP2193910 A JP 2193910A JP 19391090 A JP19391090 A JP 19391090A JP H0481174 A JPH0481174 A JP H0481174A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- correction function
- input
- reference level
- gamma correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ａ−Ｄ （アナログ−ディジタル）変換器に
関し、特に映像信号処理をディジタルで行うビデオカメ
ラ、スチルビデオカメラ等のγ補正を行うＡ−Ｄ変換器
に関するものである。
関し、特に映像信号処理をディジタルで行うビデオカメ
ラ、スチルビデオカメラ等のγ補正を行うＡ−Ｄ変換器
に関するものである。
従来、γ補正機能付Ａ−Ｄ変換器は、通常、特開平１−
９４７２５号公報に記載されているように、ｎビットの
全並列型のＡ−Ｄ変換器の場合、第２図に示すようにＲ
（１）〜Ｒ（２ｎ）までの２°個から成るラダー抵抗に 但し、Ｒｏ＝Ｏ ｉ＝１．２．３・−・・・・２ｎ ＲＴはＲ（１）〜Ｒ，２ｎ、の全直列抵抗値で表される
特性を持たせることにより、ディジタル信号出力にγ特
性を持たせる構成（従来例１）となっている。
９４７２５号公報に記載されているように、ｎビットの
全並列型のＡ−Ｄ変換器の場合、第２図に示すようにＲ
（１）〜Ｒ（２ｎ）までの２°個から成るラダー抵抗に 但し、Ｒｏ＝Ｏ ｉ＝１．２．３・−・・・・２ｎ ＲＴはＲ（１）〜Ｒ，２ｎ、の全直列抵抗値で表される
特性を持たせることにより、ディジタル信号出力にγ特
性を持たせる構成（従来例１）となっている。
他に第４図に示すようにラダー抵抗を３段階とし、第５
図に示すような３接線近似にてγ特性を得る構成（従来
例２）となっている。
図に示すような３接線近似にてγ特性を得る構成（従来
例２）となっている。
第３図及び第５図は、それぞれ第２図、第４図に示す従
来例１，２の入出力特性図を示すものである。
来例１，２の入出力特性図を示すものである。
第３図において、入力アナログ信号の零近傍（黒近傍）
での傾きはωとなり、第５図においては、３倍の傾きを
持ち、零近傍での分解能（最下位ビット当りの入力値）
か小さくなるため、入力アナログ電圧の基準レベルの調
整が困難であるという問題がある。
での傾きはωとなり、第５図においては、３倍の傾きを
持ち、零近傍での分解能（最下位ビット当りの入力値）
か小さくなるため、入力アナログ電圧の基準レベルの調
整が困難であるという問題がある。
本発明は、この問題を解決するためになされたもので、
アナログ入力の基準レベル（黒近傍）での調整が容易に
できるγ補正機能付Ａ−Ｄ変換器を提供することを目的
とするものである。
アナログ入力の基準レベル（黒近傍）での調整が容易に
できるγ補正機能付Ａ−Ｄ変換器を提供することを目的
とするものである。
前記目的を達成するため本発明では、γ補正機能付Ａ−
Ｄ変換器をつぎの（１）、（２）のとおりに補正する。
Ｄ変換器をつぎの（１）、（２）のとおりに補正する。
（１）入力の基準レベル近傍における分解能を部分的に
犬にする手段を設けたγ補正機能付Ａ−Ｄ変換器。
犬にする手段を設けたγ補正機能付Ａ−Ｄ変換器。
（２）複数接線による近似によってγ補正機能を付与す
るＡ−Ｄ変換器であって、入力の基準レベル近傍の接線
の傾きを次の接線の傾きより小にする手段を設けたγ補
正機能付Ａ−Ｄ変換器。
るＡ−Ｄ変換器であって、入力の基準レベル近傍の接線
の傾きを次の接線の傾きより小にする手段を設けたγ補
正機能付Ａ−Ｄ変換器。
前記（１）、（２）の構成により、入力の基準レベル近
傍での分解能が大になる。
傍での分解能が大になる。
（実施例）
以下本発明を実施例で詳しく説明する。
第１図は本発明の第１実施例である“γ補正機能付Ａ−
Ｄ変換器”の構成図である。
Ｄ変換器”の構成図である。
同図において、１は２５６個の等しい抵抗値ｒを持つシ
タ−抵抗群、２はコンパレータ群、３はエンコーダ、４
はディシタルデータ出力端子、５は基準電圧ＶＨＴ入力
端子、６は基準電圧Ｖ、Ｉ６入力端子で、基準電圧ｖＲ
Ｔ〉基準電圧ＶＲＢの関係をもつ。７は入力アナログ信
号の入力端子、８．９は接線の傾きを決める抵抗で、以
後接線抵抗と称する。
タ−抵抗群、２はコンパレータ群、３はエンコーダ、４
はディシタルデータ出力端子、５は基準電圧ＶＨＴ入力
端子、６は基準電圧Ｖ、Ｉ６入力端子で、基準電圧ｖＲ
Ｔ〉基準電圧ＶＲＢの関係をもつ。７は入力アナログ信
号の入力端子、８．９は接線の傾きを決める抵抗で、以
後接線抵抗と称する。
第６図は第１図に示される構成によって実現されるＡ−
Ｄ変換器の入出力特性を表す。第７図は本実施例のＡ−
Ｄ変換器を用いたシステムのブロック図を示す。
Ｄ変換器の入出力特性を表す。第７図は本実施例のＡ−
Ｄ変換器を用いたシステムのブロック図を示す。
第７図において、１０はＣＣＤなどの２次元イメージセ
ンサ、１１は本実施例のγ補正機能付Ａ−Ｄ変換器、１
２はディジタル信号処理回路、１３はディジタル−アナ
ログ変換器である。
ンサ、１１は本実施例のγ補正機能付Ａ−Ｄ変換器、１
２はディジタル信号処理回路、１３はディジタル−アナ
ログ変換器である。
前記第１図構成において、ラダー抵抗群１に流わる電流
、。は接線抵抗８．９によって分割され、ラダー抵抗群
１の４つの領域、Ｒ１〜Ｒ，ａ、。
、。は接線抵抗８．９によって分割され、ラダー抵抗群
１の４つの領域、Ｒ１〜Ｒ，ａ、。
Ｒｆａｉ＋１ ′−Ｒ１ｂｌ 、Ｒｆｂ＋１１ ”’
Ｒｔｅｌ ＋ Ｒ（ｃ＋Ｎ”’ Ｒｃ２５Ｂ＋ を流れ
る電流、１０＋ ｉ３− １４１、には次の関係か成
り立つ。
Ｒｔｅｌ ＋ Ｒ（ｃ＋Ｎ”’ Ｒｃ２５Ｂ＋ を流れ
る電流、１０＋ ｉ３− １４１、には次の関係か成
り立つ。
１ ｏ ＞ １３ ＞ １４ ＜ ｊ ｓ ＝ ｉ。
従って、各領域での分解能をそれぞれＳ。。
Ｓｓ 、Ｓ４．Ｓｓとすると、
Ｓｏ ＞Ｓｓ ＞３４ ＜Ｓ＋、＝Ｓ。
が成り立つ。従って第６図に示す、入力の基準レベル近
傍（黒近傍）の分解能の大きい、特性を実現することが
できる。
傍（黒近傍）の分解能の大きい、特性を実現することが
できる。
第８図は本発明の第２実施例である“γ補正機能付Ａ−
Ｄ変換器の構成図であり、前記第１実施例を示す第１図
と共通部分には同一番号を付しである。
Ｄ変換器の構成図であり、前記第１実施例を示す第１図
と共通部分には同一番号を付しである。
第８図において、１０は第３の接線抵抗Ｒ８である。第
９図は第２実施例における第６図Ａ相当部分の拡大図で
ある。
９図は第２実施例における第６図Ａ相当部分の拡大図で
ある。
前記第８図の構成において、各接線抵抗及びシタ−抵抗
群の４つの領域を流れる電流には、次の関係か成り立つ
。
群の４つの領域を流れる電流には、次の関係か成り立つ
。
１０＝ｉ、＋１３
ｉ３ ＝ｉ２＋１４
１５＋ｊ６ ＝１１ ＋ｊ２＋１４
従って、ここで、ｉ１＋ｉ２＞ｉ６の条件を満たした場
合、１ ｏ ＞ １３ ＞ ｉ ４ ＜ ｊ ｓか成り
立つ。
合、１ ｏ ＞ １３ ＞ ｉ ４ ＜ ｊ ｓか成り
立つ。
また、前記条件範囲内でｉ６を変化、すなわち。
接線抵抗１０の値ＲＯを変化させることで、第９図に示
すように０番目（入力の基準レベル即ち黒近傍）の傾き
を可変することかできる。
すように０番目（入力の基準レベル即ち黒近傍）の傾き
を可変することかできる。
なお、以上の各実施例は、接線抵抗により、入力の基準
レベル近傍（黒近傍）における分解能を大にするもので
あるが、本発明はこれに限定されるものてはなく、γ特
性を決めるラダー抵抗の部（入力の基準レベル近傍に相
当する部分）をγ特性からはずれるように変えて実施す
ることもてきる。
レベル近傍（黒近傍）における分解能を大にするもので
あるが、本発明はこれに限定されるものてはなく、γ特
性を決めるラダー抵抗の部（入力の基準レベル近傍に相
当する部分）をγ特性からはずれるように変えて実施す
ることもてきる。
以上説明したように、本発明によれば、アナログ入力端
子の基準レベル近傍、すなわち黒近傍の分解能を大きく
し基準レベルの調整を容易にすることができる。
子の基準レベル近傍、すなわち黒近傍の分解能を大きく
し基準レベルの調整を容易にすることができる。
第１図は本発明の第１実施例の構成図、第２図は従来例
１の構成図、第３図は従来例１の特性図、第４図は従来
例２の構成図、第５図は従来例２の特性図、第６図は第
１実施例の特性図、第７図は第１実施例を用いたシステ
ムのブロック図、第８図は第２実施例の構成図、第９図
は第２実施例の特性の説明図である。 １・・・・・・ラダー抵抗群 ８．９．１０・・−・・・接線抵抗
１の構成図、第３図は従来例１の特性図、第４図は従来
例２の構成図、第５図は従来例２の特性図、第６図は第
１実施例の特性図、第７図は第１実施例を用いたシステ
ムのブロック図、第８図は第２実施例の構成図、第９図
は第２実施例の特性の説明図である。 １・・・・・・ラダー抵抗群 ８．９．１０・・−・・・接線抵抗
Claims (2)
- （１）入力の基準レベル近傍における分解能を部分的に
大にする手段を設けたことを特徴とするγ補正機能付Ａ
−Ｄ変換器。 - （２）複数接線による近似によってγ補正機能を付与す
るＡ−Ｄ変換器であって、入力の基準レベル近傍の接線
の傾きを次の接線の傾きより小にする手段を設けたこと
を特徴とするγ補正機能付Ａ−Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193910A JPH0481174A (ja) | 1990-07-24 | 1990-07-24 | γ補正機能付Ａ―Ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193910A JPH0481174A (ja) | 1990-07-24 | 1990-07-24 | γ補正機能付Ａ―Ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481174A true JPH0481174A (ja) | 1992-03-13 |
Family
ID=16315778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2193910A Pending JPH0481174A (ja) | 1990-07-24 | 1990-07-24 | γ補正機能付Ａ―Ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481174A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515699B2 (en) * | 1995-07-31 | 2003-02-04 | Sony Corporation | Anti-aliasing video camera processing apparatus and method |
-
1990
- 1990-07-24 JP JP2193910A patent/JPH0481174A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515699B2 (en) * | 1995-07-31 | 2003-02-04 | Sony Corporation | Anti-aliasing video camera processing apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2113945A (en) | Picture digital processing | |
| US6049355A (en) | Apparatus and method for clamping an image signal | |
| JPH0443718A (ja) | 並列型ａ／ｄ変換器 | |
| US4768015A (en) | A/D converter for video signal | |
| JPH0481174A (ja) | γ補正機能付Ａ―Ｄ変換器 | |
| JP3782911B2 (ja) | Ａｄコンバータ回路 | |
| JP3091084B2 (ja) | 信号処理回路 | |
| JP2650969B2 (ja) | デジタルテレビジョンカメラ装置 | |
| JP2766104B2 (ja) | Ａ／ｄ変換装置 | |
| JP2808771B2 (ja) | アナログ／ディジタル変換器 | |
| JP3159289B2 (ja) | 並列型ａ／ｄ変換器 | |
| JPH0547006B2 (ja) | ||
| JPH04150227A (ja) | Ａ／ｄコンバータ | |
| KR950005067B1 (ko) | 디지탈 카메라의 색재현성 보정회로 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JP2000278134A (ja) | Ｄ／ａコンバータ | |
| JP3102702B2 (ja) | Ａ／ｄコンバータ | |
| JPS63286024A (ja) | アナログ電圧のデジタル変換装置 | |
| JP2004048327A (ja) | Ａ／ｄ変換器 | |
| JP2000188724A (ja) | イメ―ジセンサ―インタ―フェ―ス回路 | |
| JPH0685675A (ja) | Ａ／ｄ変換器 | |
| JPH0677826A (ja) | アナログ−デジタル変換器 | |
| JPH0194725A (ja) | Ａ／ｄコンバータ | |
| JP3214230B2 (ja) | Ｄ／ａ変換器のゲイン調整回路 | |
| JPH0379166A (ja) | シェーディング補正回路 |