JPH048159U - - Google Patents

Info

Publication number
JPH048159U
JPH048159U JP5001590U JP5001590U JPH048159U JP H048159 U JPH048159 U JP H048159U JP 5001590 U JP5001590 U JP 5001590U JP 5001590 U JP5001590 U JP 5001590U JP H048159 U JPH048159 U JP H048159U
Authority
JP
Japan
Prior art keywords
port
microprocessor
signal
ram
sam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5001590U
Other languages
English (en)
Other versions
JPH0751633Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5001590U priority Critical patent/JPH0751633Y2/ja
Publication of JPH048159U publication Critical patent/JPH048159U/ja
Application granted granted Critical
Publication of JPH0751633Y2 publication Critical patent/JPH0751633Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【図面の簡単な説明】
第１図は本考案の一実施例の構成ブロツク図、
第２図及び第３図は動作の一例を示すタイムチヤ
ートである。 １……ビデオＲＡＭ、ＤＢ……データバス、２
……第１のマイクロプロセツサ（または通信コン
トローラ）、３……第２のマイクロプロセツサ、
４……ＳＡＭポート方向保持手段、５……アクセ
ス信号発生手段。

Claims (1)

  1. 【実用新案登録請求の範囲】 シリアルアクセスポート（ＳＡＭポート）と、
    ランダムアクセスポート（ＲＡＭポート）とを有
    するビデオＲＡＭのメモリ制御回路であつて、 第１のデータバスを介して前記ビデオＲＡＭに
    アクセスする第１のマイクロプロセツサと、 第２のデータバスを介して前記ビデオＲＡＭに
    アクセスする第２のマイクロプロセツサと、 前記第２のマイクロプロセツサからのリード／
    ライト信号と、前記ＳＡＭポート／ＲＡＭポート
    間のデータ転送のためのセレクト信号を入力し、
    これらの信号から第２のマイクロプロセツサがＳ
    ＡＭ／ＲＡＭ間のデータ転送を行つていることを
    検出すると共に、この時のリード／ライト信号に
    よりＳＡＭポート方向を保持するＳＡＭポート方
    向保持手段と、 このＳＡＭポート方向保持手段からの信号と、
    第１のマイクロプロセツサ２からのリード／ライ
    ト信号と、アクセス要求（セレクト信号）とを入
    力し、これらの信号からデータバス上での衝突が
    ないか判定し、正常のときにのみ前記ＳＡＭポー
    トにアクセス信号を出力するアクセス信号発生手
    段と を備えたことを特徴とするメモリ制御回路。
JP5001590U 1990-05-14 1990-05-14 メモリ制御回路 Expired - Lifetime JPH0751633Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5001590U JPH0751633Y2 (ja) 1990-05-14 1990-05-14 メモリ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5001590U JPH0751633Y2 (ja) 1990-05-14 1990-05-14 メモリ制御回路

Publications (2)

Publication Number Publication Date
JPH048159U true JPH048159U (ja) 1992-01-24
JPH0751633Y2 JPH0751633Y2 (ja) 1995-11-22

Family

ID=31568201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5001590U Expired - Lifetime JPH0751633Y2 (ja) 1990-05-14 1990-05-14 メモリ制御回路

Country Status (1)

Country Link
JP (1) JPH0751633Y2 (ja)

Also Published As

Publication number Publication date
JPH0751633Y2 (ja) 1995-11-22

Similar Documents

Publication Publication Date Title
US5280589A (en) Memory access control system for use with a relatively small size data processing system
JPH08513U (ja) メインコントローラ内に内蔵したバスコントローラの動作システム
JPH048159U (ja)
JPH02287646A (ja) メモリ拡張方式
JPH0140432B2 (ja)
JPS6121542A (ja) デ−タ転送装置
JP2884943B2 (ja) アドレス調停回路
JPH0179164U (ja)
JPS62174844A (ja) メモリ優先切替方式
JPH0261749A (ja) データ転送装置
JPS61168444U (ja)
JPH064469A (ja) 入出力装置制御方式
JPH0120781B2 (ja)
JPH0567038A (ja) メモリデータ転送方式
JPS6214536U (ja)
JPS6339763U (ja)
JPS63104155A (ja) 電子計算機
JPS62172456A (ja) マイクロコンピユ−タシステム等におけるインタ−フエ−スバス方式
JPH03167648A (ja) ダイレクトメモリアクセス制御装置
JPS59130294U (ja) システム制御装置
JPH02116346U (ja)
JPS6184953U (ja)
JPH064406A (ja) キャッシュメモリを有するデータ処理装置
JPS6343246U (ja)
JPS59118048U (ja) 双方向ダイレクトメモリアクセス転送回路