JPH0481793A - スクロール表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示素子が行列状に配列されて成る表示手段
上に、静止画像をスクロールさせて表示するスクロール
表示装置に関する。

従来の技術 従来からＬＥＤ　（発光ダイオード）や各種光源を行列
状に配列して、マトリックス型表示装置を構成し、当該
マトリックス型表示装置の表示領域内で、文字などのキ
ャラクタや図形を縦方向または横方向にスクロールさせ
ることによって、多様なデータを順次表示させる構成が
知られている。

第８図は、典型的なスクロール表示装置く以下、表示装
置と略する）１のブロック図である。表示装置１は、表
示素子Ｌ１．２、・・、Ｌｍ、ｎ＜総称する場合にはＬ
で示す）がｍ行×ｎ列の行列状に配列されて成る表示器
２と、表示器２に対応し各表示素子りの点灯／停止状態
を規定する単位データ３が表示器２におけるスクロール
前後の２種類の表示内容に対応する表示データＡ、Ｂと
して記憶されるメモリ４と、メモリ４に記憶された画像
データＡ、Ｂを読み出して表示器２でスクロール表示す
る制御を行う出力制御部５とを含んで構成される。

メモリ４は、表示器２の表示素子りの数の２倍の記憶容
量を有し、画像データＡは表示器２における第１の表示
状態に対応する単位データａ１ｊ　（ｉ＝１〜ｍ、ｊ＝
１−〇）から構成され、画像データＢは他の表示状態に
対応する単位データｂｉ、ｊ　（ｉ＝１〜ｍ、ｊ＝１〜
ｎ）から構成される。メモリ４は列単位の単位データａ
１．ｊ〜ａｍ、　ｊ　；ｂｌ、　ｊ　〜ｂｍ、　ｊ　（
ｊ＝１〜ｎ）にアドレスａｄｌ、ａｄ２、ａｄｎ、ａｄ
（ｎ−ｊ−１）、５、・　ａｄ２ｎが設定される。

第９図は、前記出力制御部５の構成例を示すブロック図
である。出力制御部５は、予め定める周波数のシフトク
ロックＳＣＫを出力する発振器６を備え、シフトクロッ
クＳＣＫは、３ビツトのカウント出力Ｑ３〜Ｑ１を有す
るカウンタＣ１にクロック信号として入力される。前記
カウント出力Ｑ３〜Ｑ１は、３人力のＮＡＮＤ回路７に
入力され、その出力は同期信号ＳＹとして出力される。

また出力制御部５は、データ入力端子りが基準電圧ＶＤ
Ｄに接続されたフリップフロップ回路ＦＦを備え、その
反転出力Ｑは、前記同期信号ＳＹと共にＡＮＤ回路８に
入力され、ＡＮＤ回路８の出力は４ビツトのカウント出
力Ｑ４〜Ｑ１を有するカウンタＣ２にクロック信号とし
て入力される。

カウンタＣ２の上位から第２ビツト目の出力Ｑ３は、反
転回＃ｒ９を介して前記フリップフロップ回路ＦＦのク
ロック入力端子Ｃに与えられる。またフリップフロップ
回路ＦＦのローアクティブなリセット入力端子Ｒには、
スタート信号ＳＴが外部から供給される。

カウンタＣ２の出力は、カウンタＣ３の４ビツトの入力
端子Ｐ４〜Ｐ１に個別に供給される。カウンタＣ３のロ
ード信号端子ＬＤには、前記同期信号ＳＹが反転されて
入力され、タロツク入力端子ＣＫには、前記シフトクロ
ックＳＣＫが入力される。カウンタＣ３は、入力端子Ｐ
４〜Ｐ１がら入力された数値からアップカウントを行い
　８カウントでカウント動作を循環させる。カウンタＣ
３の４ビツトの出力Ｑ４〜Ｑ１は、メモリ４の４ビツト
のアトしス端子Ａ３〜Ａ　Ｏに入力され、指定されたア
ドレスａｄｌ〜ａｄ２ｎの８ビツトのデータＤ７〜ＤＯ
が並列に出力される。

あるタイミングで出力されたデータＤ７〜ＤＯは、第８
図の表示器２の表示素子ＬＬ、ｎ、・・。

Ｌｍ　　ｎに並列に供給されてこれらのオン７・″オフ
動作を制御する。次のタイミングて新たなデータＤ７〜
Ｄｏが出力されると、前回出力時のデータＤ７〜Ｄｏは
隣接する表示素子Ｌ１．ｎ−１，・・・Ｌｍ、ｎ−１の
表示動作を制御し、新たなデータＤ７〜ＤＯは表示素子
ＬＬ、ｎ、・・、Ｌｍ、ｎを制御する。このようにして
メモリ４からデータＤ７〜ＤＯが出力されるたびに、表
示器２で表示された画像が第８図右方から左方へスクロ
ールする。

第１０図は、従来例の動作を説明するタイムチャートで
あり、第１１図は従来例のスクロール動作を説明する図
である。フリップフロップ回路ＦＦにスタート信号ＳＴ
が入力されるまでは、第１０図（４）に示すようにフリ
ップフロップ回路ＦＦの反転出力端子Ｑはローレベルで
あり、カウンタＣ２はカウント動作を行わず、カウンタ
ｃ３がシフトクロックＳＣＫに基づいて０〜７までのカ
ウント値のカウント動作を繰り返し行う。

すなわち表示器２には、第８図示のメモリ４における画
像データＡがらの表示データＤＴ１に基づいて、たとえ
ば第１１図（１）図示の表示を継続している。第１０図
時刻ｔ１で、スタート信号ＳＴがフリップフロップ回路
ＦＦに入力されると、反転出力端子Ｑは、第１０図（４
）のようにハイレベルと成りＡＮＤ回路８は導通し、同
期信号ＳＹをカウンタＣ２にクロック信号として供給す
る。

同期信号ＳＹは、ＮＡＮＤ回路７がらシフトクロックＳ
ＣＫの８クロツクおきに、すなわち第１０図の単位スク
ロール時間Ｔｓおきに発生される。

したがってカウンタｃ３は、シフトクロックｓｃＫの８
クロツクおきに＋１づつ増加する初期値から８カウント
のカウント動作を開始することになる。この状態は第１
０図（６）に示される。すなわちメモリ４の前記アドレ
スａｄｌ、ａｄ２、ａｄｎ、ａｄ　（ｎ＋１）、−１ａ
ｄ２ｎの内、連続する８つのアドレスが読み出されつつ
、読み出されるアドレス範囲が次第に第８図の左方から
右方に要することになる。したがって表示器２では、第
１１図（２）〜第１１図（４）に示すように順次与えら
れる表示データＤＴ２〜ＤＴ４によって、段差を有する
斜線が次第に左方にスクロールする状態が表示される。

発明が解決しようとする課題 上述した従来例では表示器２における、たとえば斜線の
スクロール表示において、シフトクロックＳＣＫの８ク
ロツクを１周期とする同期信号ＳＹ毎に表示された斜線
が１表示素子しつつ左方にスクロールすることに成る。

このようなスクロール動作は、前記第１０図（７）図示
の単位スクロール時間Ｔｓおきに行われるので、スクロ
ール動作が円滑な連続性を有する動きとして表示されず
、スクロール動作における表示品位が低下してしまうと
いう課題を有している。

本発明の目的は上述の技術的課題を解消し、スクロール
動作を行うにあたって円滑な連続性を有するスクロール
動作を実現し、表示性能か格段に向上したスクロール表
示装置を提供することである。

課題を解決するための手段 本発明は、表示素子が行列状に配列された表示手段と、 各表示手段毎に与えられる単位データから成る表示デー
タを表示素子の数以上の単位データから構成して記憶す
る記憶手段と、 記憶手段に記憶された画像データを予め定めるスクロー
ル方向に相互に隣接する表示素子に順次的に与えて、画
像データに基づく画像を一表示素子に対応する単位スク
ロール時間毎にスクロールさせる出力制御手段であって
、前記単位スクロール時間内に表示素子の数以上の単位
データを各表示素子に送出する出力制御手段とを含むこ
とを特徴とするスクロール表示装置。

作　　用 本発明に従うスクロール表示装置では、表示素子が行列
状に配列された表示手段を用いる。表示手段に表示され
る画像データは、表示素子毎に与えられる単位データか
ら構成され、記憶手段には表示素子の数以上の単位デー
タを記憶する。出力制御手段は、記憶手段に記憶された
画像データを予め定めるスクロール方向に相互に隣接す
る表示素子に順次的に与え、画像データに基づく画像を
一画面分の表示時間に対応する単位スクロール時間毎に
スクロールさせる。このとき出力制御手段は前記単位ス
クロール時間内に、表示素子の数以上の単位データを各
表示素子に送出する。

したがって表示手段では、単位スクロール時間毎の表示
内容の間の中間的なスクロール状態の表示内容が表示さ
れる。したがってスクロール動作を行うにあたって、円
滑で連続性を有するスクロール動作が実現され、このよ
うなスクロール表示装置のスクロール動作に関する品質
が格段に向上される。

実施例 本実施例は、ＬＥＤや各種光源を行列状に配列して、マ
トリックス型表示装置を構成し、当該マトリックス型表
示装置の表示領域内で、文字なとのキャラクタや図形を
縦方向または横方向にスクロールさせることによって、
多様なデータを順次表示させるスクロール表示装置に関
するものである。第１図は、本発明の一実施例のスクロ
ール表示装置く以下、表示装置と略する）１１のブロッ
ク図である。表示装置１１は、表示素子Ｃ１，Ｌ２、・
・、Ｌ’ｍ、ｎ（総称する場合にはして示す）がｍ行Ｘ
ｎ列の行列状に配列されて成る表示器１２と、表示器１
２に対応し各表示素子りの点灯／停止状態を規定する単
位データ１３が表示器１２におけるスクロール前後の２
種類の表示内容に対応する表示データＡ、Ｂとして記憶
されるメモリ１４と、メモリ１４に記憶された画像デー
タＡＢを読み出して表示器１２てスクロール表示する制
御を行う出力制御部１５とを含んで構成される。

メモリ１４は、表示器１２の表示素子りの数の４倍の記
憶容量を有し、画像データＡは表示器１２における第１
の表示状態に対応するｍＸ２ｎ個の単位データａｉ、ｊ
　（ｉ＝１〜ｍ、ｊ＝１．１５１．２．２，５、・、ｎ
、ｎ、５）から構成され、画像データＢは他の表示状態
に対応するｍｘ２ｎ個の単位データｂｉ、ｊ　（ｉ＝１
〜ｍ、ｊ＝１．１５．２．２．５、・・、ｎ、ｎ、５）
から構成される。

第２図は、前記出力制御部１５の構成例を示すブロック
図である。以下の説明ではｍ＝８、ｎ　−８の例につい
て説明する。出力制御部１５は、前記従来例の場合の４
倍の予め定める周波数のシフトクロックＳＣＫを出力す
る発振器１６を備え、シフトクロックＳＣＫは、４ビツ
トのカウント出力Ｑ４〜Ｑ１を有するカウンタＣ１ｌに
クロック信号として入力される。

カウンタＣ１ｌの上位３ビツトの出力Ｑ４〜Ｑ２は、Ａ
ＮＤ回路１７に入力され、ＡＮＤ回路１７の出力はカウ
ンタＣ１ｌの最下位ビットＱ１の出力と共にＮＡＮＤ回
路１８に入力される。前記最下位ビットＱ１の出力は、
反転回路１９で反転されてシフトクロックＳＣＫとして
出力される共に、前記ＡＮＤ回路１７の出力がデータ入
力端子りに入力されるフリップフロップ回路ＦＦ１ｌの
クロック入力端子Ｃに入力され、フリップフロップ回路
ＦＦＩＩの反転出力端子Ｑからは、同期信号ＳＹが出力
される。

また出力制御部１５は、データ入力端子りが基準電圧Ｖ
ＤＤに接続されたフリップフロップ回路ＦＦ１２を備え
、その反転出力Ｑは、ＮＡＮＤ回路１８の出力と共に、
ＡＮＤ回路２１に入力され、その出力が５ビツトのカウ
ント出力Ｑ５〜Ｑ１を有するカウンタＣ１２にクロック
信号として入力される。カウンタＣ１２の上位から第２
ビツト目の出力Ｑ４は、反転回路２０を介して前記フリ
ップフロップ回路ＦＦ１２のクロック入力端子に与えら
れる。またフリップフロップ回路ＦＦ１２のローアクテ
ィブなリセット入力端子Ｒには、スタート信号ＳＴが外
部から供給される。

カウンタＣ１２の出力は、カウンタＣ１３の５ビツトの
入力端子Ｐ５〜Ｐ１に個別に供給される。

カウンタＣ１３のロード信号端子ＬＤには、前記ＮＡＮ
Ｄ回路１８の出力が入力され、クロック入力端子ＣＫに
は、前記発振器１６からの出力か入力される。カウンタ
Ｃ１３は、入力端子Ｐ５〜Ｐ１から入力された数値から
アップカウントを行い、１６カウントでカウント動作を
循環させる。カウンタＣ１３の５ビツトの出力Ｑ５〜Ｑ
１は、メモυ１４の５ビツトのアドレス端子Ａ４〜ＡＯ
に入力され、指定されたアドレスａｄｌ〜ａｄ２ｎ５の
８ビツトのデータＤ７〜ＤＯか並列に出力される。

メモリ１４からの８ビツトのデータ出力Ｄ７〜ＤＯは、
フリップフロップ回路ＦＦ１３に入力され、前記カウン
タＣ１ｌの最下位ビットＱ１からの出力をタロツク信号
としてデータＤ７〜ＤＯを出力する。すなわちカウンタ
Ｃ１３のカウント動作は、発振器１６からの信号に基づ
いて行われ、フリップフロップ回路Ｆ　Ｆ　１３は発振
器１６からのクロック信号の２倍の周期のクロック信号
で入力データを出力する。すなわちフリップフロップ回
路ＦＦ１３は、カウンタＣ１３からのアドレス出力によ
って走査されるメモリ１４からのデータに関して、１つ
おきのアドレスのデータのみを出力する。

あるタイミングで出力されたデータＤ７〜Ｄ。

は、第１図の表示器１２の表示素子Ｌ１．ｎ、・・・Ｌ
ｍ、ｎに並列に供給されてこれらのオン／″オフ動作を
制御する。次のタイミングで新たなデータＤ７〜ＤＯが
出力されると、前回出力時のデータＤ７〜Ｄｏは隣接す
る表示素子Ｌ１．ｎ−１，・・・Ｌｍ、ｎ−１の表示動
作を制御し、新たなデータＤ７〜ＤＯは表示素子ＬＬ、
ｎ、・・、Ｌｍ、ｎを制御する。このようにしてメモリ
１４からデータＤ７〜ＤＯが出力されるたびに、表示器
１２で表示された画像が第１図右方から左方へスクロー
ルする。

第３図は表示器１２の電気的構成を示すブロック図であ
る。表示器１２は第１図に示される表示素子Ｌ１，１〜
Ｌｍ、ｎの列の数ｎに対応する個数のラッチ回路ＬＣ１
〜ＬＣｎを備える６ラツチ回路ＬＣＩには、第２図示の
フリップフロップ回路ＦＦ１３からのデータＤ７〜ＤＯ
が並列に入力され、出力端子Ｑ７〜ＱＯから並列に出力
されてラッチ回路ＬＣ２に並列に入力される。以下、同
様にしてラッチ回路ＬＣｋ　（ｋ＝１〜ｎ−１）からの
８ビツトの出力データは、ラッチ回路ＬＣ（ｋ＋１）に
入力される構成であり、各ラッチ回路ＬＣ間のデータの
転送は各ラッチ回路ＬＣＩ〜ＬＣｎに共通に入力される
シフトクロックＳＣＫにより行われる。

一方、ラッチ回路ＬＣＩ〜ＬＣ’ｎからの各８ヒツトの
出力は、８ビツトの入カフ／出力を行うラッチ回路ＬＣ
１１、ＬＣ１２，＝−１ＬＣ１ｎにそれぞれ入力される
。ラッチ回路ＬＣＩＩから出力される表示信号Ｙｌ、１
６、Ｙ２，１６、＝−１Ｙｍ１６は、表示器１２の表示
素子Ｌｌ、１６〜Ｌｍ１６にそれぞれ与えられ、ラッチ
回路ＬＣ１２の出力Ｙｌ、１５、−１Ｙｍ、１５は、表
示素子Ｌ１．１５〜Ｌｍ、１５にそれぞれ与えられ、以
下同様にしてラッチ回路ＬＣ１ｎからの出力Ｙ１１、−
１Ｙｍ、１は表示素子Ｌ１．１〜Ｌｍ、１にそれぞれ与
えられる。

すなわち第２図示のフリップフロップ回路ＦＦ１３から
出力された表示データＤ７〜Ｄｏは、表示素子Ｌｌ、１
６〜Ｌｍ、１６を表示した後、表示素子ＬＬ、１５〜Ｌ
ｍ、１５を表示し、以下同様にしてＬｌ、１〜Ｌｍ、１
を表示する。

第４図は表示素子Ｌｉ、ｊに関連する構成のフロック図
である。表示素子Ｌｉ、ｊの一端は電源ＶＯに接続され
他端はトランジスタなどのスイッチング手段２２を介し
て接地電位に接続される。

スイッチング手段２２には抵抗２３を介して前記出力Ｙ
ｉ、ｊか供給されオン、・′オフ動作を制御する。

第５図は本実施例の動作を説明するタイムチャートであ
り、第６図は本実施例の画像データの状態を説明する図
であり、第７図は本実施例の表示動作を説明する図であ
る。スタート信号ＳＴがフリップフロップ回路ＦＦ１２
に入力されるまでは、フリップフロップ回路ＦＦ１２の
反転出力Ｑは、第５図（４）に示されるようにローレベ
ルであり、カウンタＣ１２は動作せず、カウンタＣ１３
は０〜１５までの数値を繰り返し計数する。したかつて
フリップフロップ回路ＦＦ１Ｂからは、たとえば第６図
（１）に示すようにメモリ１４の１つおきのアドレスａ
ｄｌ、ａｄ２、・・、ａｄ８か繰り返し読み出され、表
示器１２では第７図（１）に示される画像か連続して表
示される。

フリップフロップ回路ＦＦ１２にスタート信号ＳＴが第
５°図時刻ｔｌｌで入力されると、反転出力Ｑが第５図
く４）に示すようにハイレベルとなり、ＡＮＤ回路２１
はＮＡＮＤ回路１８からのクロック信号を導通する。カ
ウンタＣ１２は、第５図（２）および同図（５）に示さ
れるように、カウンタＣ１ｌの１６カウントを一周期と
して１回カウシト動作を行う。カウンタＣ１３は、カウ
ンタＣ１２からのカウント値をカウント開始値として発
振器１６からのクロック信号で、第５図（６）に示すよ
うに１６回のカウント動作を一周期としてカウント動作
を行う。このカウンタＣ１３からのカウント値は、メモ
リ１４の前記第１図に示したアドレスａｄｌ、ａｄｌ、
５、ａｄ２、ａｄ２５　　、−　、　ａｄｎ　　、　ａ
ｄｎ、　　５　　、　ａｄｎ＋１　　、ａｄ２ｎ、ａｄ
２ｎ、５を指定するアドレスデータとしてメモリ１４に
入力される。

一方、フリップフロップ回路ＦＦ１３は、メモリ１４か
らのデータを一周期おきにラッチして出力する。この状
態は第５図（６）および同図（７）に示される。

フリップフロップ回路ＦＦ１３からの画像データＤ７〜
ＤＯは、第３図に示されるラッチ回路ＬＣ１〜ＬＣｎに
シフトクロックＳＣＫに基つくタイミングで順次的にシ
フトされ、各ラッチ回路ＬＣ１〜ＬＣｎからの画像デー
タは、ラッチ回路ＬＣ１ｌ〜ＬＣ１ｎにそれぞれ入力さ
れて、表示器１２の各表示素子Ｌ１．ｊ　〜Ｌｍ、ｊ　
（ｊ＝１〜ｎ）にそれぞれ並列に与えられ、第５図（８
）の同期信号ＳＹに基づく、周期Ｔｌｌ毎に表示器１２
で表示が行われる。

カウンタＣ１ｌが１６回のカウント動作を行うとＮＡＮ
Ｄ回路１８の出力がローレベルに反転し、カウンタＣ１
２へカウントクロックを入力する。

これにより、第５図（２）て示すようにカウンタＣ１２
のカウント値か＋１インクリメントされて「１」となり
、カウンタＣ１３はカウント開始値「１」から１６回の
カウント動作を行う。このときカウンタＣ］、　３から
の出力であるアトしスデータによってメモリ１４ては、
第６図〈２）に示されるようにアドレスａｄ１．５、ａ
ｄ２、ａｄ２５１６、ａｄ８．５、ａｄ９のデータか順
次読み出され、フリップフロップ回路ＦＦ１３によって
第５図（７）に示されるように、１つおきのアドレスａ
ｄ１．５、ａｄ２．５．−１ａｄ８．５に対応するデー
タがシフトクロックＳＣＫに同期して出力される。した
かつて表示器１２では、第７図（２）で示される画像が
表示される。

以下、前述した説明と同様な動作か繰返し行われ、カウ
ンタＣ１ｌが再び１６回のカウント動作を行うと、再び
ＮＡＮＤ回路１８の出力がローレベルに反転し、カウン
タＣ１２はカウント値を＋１だけインクリメン）〜して
「２」とする。したかつて、メモリ１４からは第６図（
３）に示されるように、アトしスａｄ２、ａｄ２．５、
ａｄ３゜ａｄ９、ａｄ９．５に対応するデータか読み出
される。フリップフロップ回路ＦＦ１３からは第５図（
７）に示されるようにアドレスａ、　ｄ　２、ａｄ３．
・−１ａｄ９に対応するデータか出力され、表示器１２
では第７図（３）に示すような画＠つ・表示される。

このようにして本実施例では、メモリ１４に表示器１２
の表示素子Ｌｉ、ｊの数ｍ×ｎの倍のデータを画像デー
タＡ、Ｂのそれぞれとして記憶することにより、第１０
図に示す従来例の単位スクロール時間Ｔｓの間に、１回
中間的なスクロール状態の表示を介在させ、円滑なスク
ロール動作を実現することができる。

前記実施例では、単位スクロール期間Ｄｓの間に１回の
補間表示を介在させるようにしたけれとも、この補間表
示は複数回介在させるようにしてもよい。このとき保管
表示をに回介在させるとき、メモリ１４に記憶させるべ
きデータは画像データＡＢ毎に（ｋ＋１）倍となるが、
より円滑なスクロール動作を行うことができる。また前
記実施例では、単位スクロール期間Ｔｓの中間的なタイ
ミングで、補間表示を行ったけれども、この補間表示の
タイミングは任意のタイミングに設定されてよいのは勿
論である。

前記実施例ては、表示器１２のスクロールの方向は右か
ら左へ向かう方向として説明したけれども、左から右に
向かう方向でもよく、また上下０ずれの方向に向かう表
示てもよい。また左右方向および上下方向のスクロール
動作を組み合わせて斜傾するスクロール表示などが行わ
れてもよく、またスクロール方向は直線的に限らず、曲
線的であってもよいのは勿論である。

本実施例では表示素子Ｌｉ、ｊの表示は、オン／オフの
２階調であるけれども、各表示素子ＬｉＪ毎の表示デー
タを複数ビットとし、階調表示をおこなうようにしても
よい。また隣接する複数の表示素子Ｌｊ、ｊにたとえば
赤色、緑色、青色の色調を設定することにより、カラー
表示を行うことができる。また前記実施例では、メモリ
１４にスクロール前の表示画面に関する画像データＡと
、スクロール後の表示画面に対応する画像データＢとを
設定しているけれとも、１画面のみの出現や消滅をスク
ロールで行う場合、メモリ１４には当該１画面分の画像
データのみ記憶し、無表示のデータは第２図のカウンタ
Ｃ１３のカウント値がメモリ１４に設定された１画面分
のデータのアドレス範囲を越えた場合に、予め別途準備
された特定データを出力するような構成を用いるように
してもよい 発明の効果 以上のように本発明に従えば、出力制御手段は単位スク
ロール時間内に表示素子の数似上の単位データを各表示
素子に送出する。したがって表示手段では、単位スクロ
ール時間毎の表示内容の間の中間的なスクロール状態の
表示内容が表示される。したがってスクロール動作を行
うにあたって、円滑で連続性を有するスクロール動作が
実現され、このようなスクロール表示装置のスクロール
動作に関する品質が格段に向上される。

【図面の簡単な説明】

第１図は本発明の一実施例の表示装置１１のブロック図
、第２図は出力制御部１５の構成例を示すブロック図、
第３図は表示器１２の構成例を示すブロック図、第４図
は表示素子Ｌｉ、ｊに関連する電気的構成を示す回路図
、第５図は本実施例の動作を説明するタイムチャート、
第６図は本実施例におけるメモリ１４のアドレス範囲を
説明する図、第７図は表示器１２の表示例を示す図、第
８図は従来例の表示装置１のブロック図、第９図は出力
制御部５の構成例を示すブロック図、第１０図は従来例
の動作を説明するタイムチャート、第１１図は従来例に
おける表示器２の表示例を説明する図である。 １１・・表示装置、１２・・・表示器、１３・単位デー
タ、１４・・メモリ、１５・・・出力制御部、１６・発
信器、Ａ、Ｂ・画像データ、Ｃ１〜Ｃ３・・・カウンタ
、Ｌｉ、ｊ・・・表示素子 代理人　　弁理士　西教　圭一部

Claims (1)

1. 【特許請求の範囲】 　表示素子が行列状に配列された表示手段と、各表示手
   段毎に与えられる単位データから成る表示データを表示
   素子の数以上の単位データから構成して記憶する記憶手
   段と、 記憶手段に記憶された画像データを予め定めるスクロー
   ル方向に相互に隣接する表示素子に順次的に与えて、画
   像データに基づく画像を一表示素子に対応する単位スク
   ロール時間毎にスクロールさせる出力制御手段であつて
   、前記単位スクロール時間内に表示素子の数以上の単位
   データを各表示素子に送出する出力制御手段とを含むこ
   とを特徴とするスクロール表示装置。