JPH0481986A - プログラマブルｒｏｍ内蔵マイクロコンピュータ - Google Patents
プログラマブルｒｏｍ内蔵マイクロコンピュータInfo
- Publication number
- JPH0481986A JPH0481986A JP2195928A JP19592890A JPH0481986A JP H0481986 A JPH0481986 A JP H0481986A JP 2195928 A JP2195928 A JP 2195928A JP 19592890 A JP19592890 A JP 19592890A JP H0481986 A JPH0481986 A JP H0481986A
- Authority
- JP
- Japan
- Prior art keywords
- built
- area
- microcomputer
- memory area
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプログラマブルＲＯＭを内蔵したマイクロコ
ンピュータに関するものである。
ンピュータに関するものである。
第４図は従来のプログラマブルＲＯＭ （以下ＰＲＯＭ
と称する）内蔵マイクロコンピュータにおけるメモリ配
置図である。第４図において、３はデータ処理を行なう
ためのプログラムを書き込むプログラムメモリ領域とし
ての内蔵ＦＲＯＭ領域、１はプログラムによってアクセ
ス可能なデータメモリ領域としての内蔵ＲＡＭ領域、２
は動作電圧のプルアップやオプションメモリエリアの設
定などの動作モードを設定するためのデータが書き込ま
れる制御レジスタ領域である。４は内蔵ＲＡＭ領域１の
先頭アドレス、５は内蔵ＲＡＭ領域１の最終アドレス、
６は制御レジスタ領域２の先頭アドレス、７は制御レジ
スタ領域２の最終アドレス、８は内蔵ＦＲＯＭ領域３の
先頭アドレス、９は内蔵ＦＲＯＭ領域３の最終アドレス
である。
と称する）内蔵マイクロコンピュータにおけるメモリ配
置図である。第４図において、３はデータ処理を行なう
ためのプログラムを書き込むプログラムメモリ領域とし
ての内蔵ＦＲＯＭ領域、１はプログラムによってアクセ
ス可能なデータメモリ領域としての内蔵ＲＡＭ領域、２
は動作電圧のプルアップやオプションメモリエリアの設
定などの動作モードを設定するためのデータが書き込ま
れる制御レジスタ領域である。４は内蔵ＲＡＭ領域１の
先頭アドレス、５は内蔵ＲＡＭ領域１の最終アドレス、
６は制御レジスタ領域２の先頭アドレス、７は制御レジ
スタ領域２の最終アドレス、８は内蔵ＦＲＯＭ領域３の
先頭アドレス、９は内蔵ＦＲＯＭ領域３の最終アドレス
である。
第５図は従来のマイクロコンピュータにおけるＦＲＯＭ
書き込み回路の論理回路図である。第５図において、１
０はリセット信号を入力するためのＲＥＳＥＴ入力端子
、１１は動作電圧を入力するためのＣＮＶＳＳ入力端子
、１−２は内蔵ＦＲＯＭ領域３をアクセスするためのア
ドレスデコーダ、１３はアドレスデコーダ１２に入力さ
れるアドレス信号、１４は内蔵ＰＲＯＭ領域選択信号Ｒ
ＯＭ５ＥＬである。
書き込み回路の論理回路図である。第５図において、１
０はリセット信号を入力するためのＲＥＳＥＴ入力端子
、１１は動作電圧を入力するためのＣＮＶＳＳ入力端子
、１−２は内蔵ＦＲＯＭ領域３をアクセスするためのア
ドレスデコーダ、１３はアドレスデコーダ１２に入力さ
れるアドレス信号、１４は内蔵ＰＲＯＭ領域選択信号Ｒ
ＯＭ５ＥＬである。
次にこの従来例の動作について説明する。第５図の論理
回路図に示す様に、ＦＲＯＭをアクセスするために外部
端子の設定を、即ちＲＥＳＥＴ入力端子］Ｏへのリセッ
ト信号をローレベルに、ＣＮＶＳＳ入力端子１１への動
作電圧をハイレベルにする。
回路図に示す様に、ＦＲＯＭをアクセスするために外部
端子の設定を、即ちＲＥＳＥＴ入力端子］Ｏへのリセッ
ト信号をローレベルに、ＣＮＶＳＳ入力端子１１への動
作電圧をハイレベルにする。
アドレス信号１３が内蔵ＦＲＯＭ領域３を示す時に限り
内蔵ＰＲＯＭ領域選択信＠ＲＯＭ５ Ｅ Ｌ１４がハイ
レベルとなり第４図に示す内蔵ＰＲＯＭ領域３にデータ
を読み書き可能とする。ただし、プルアップやオプショ
ンメモリエリア等の設定は、制御レジスタ領域２におけ
る制御レジスタの内容の決定によって定まる。
内蔵ＰＲＯＭ領域選択信＠ＲＯＭ５ Ｅ Ｌ１４がハイ
レベルとなり第４図に示す内蔵ＰＲＯＭ領域３にデータ
を読み書き可能とする。ただし、プルアップやオプショ
ンメモリエリア等の設定は、制御レジスタ領域２におけ
る制御レジスタの内容の決定によって定まる。
従来のＦＲＯＭ内蔵マイクロコンピュータにおいては、
書き込み対象となるメモリエリアの伸縮は制御レジスタ
の内容で制御されているため、予め内蔵ＰＲＯＭの内容
が定まっているマスクＲＯＭ版マイクロコンピュータと
は上記制御レジスタの領域弁だけマスクＲＯＭ版マイク
ロコンピュータとメモリ配置図上で異なり、完全な互換
性が（ｑられないという問題点があった。
書き込み対象となるメモリエリアの伸縮は制御レジスタ
の内容で制御されているため、予め内蔵ＰＲＯＭの内容
が定まっているマスクＲＯＭ版マイクロコンピュータと
は上記制御レジスタの領域弁だけマスクＲＯＭ版マイク
ロコンピュータとメモリ配置図上で異なり、完全な互換
性が（ｑられないという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、マスクＲＯＭ版マイクロコンピュータと完全
な互換性を得ることができるプログラマブルＲＯＭ内蔵
マイクロコンピュータを提供することを目的とする。
たもので、マスクＲＯＭ版マイクロコンピュータと完全
な互換性を得ることができるプログラマブルＲＯＭ内蔵
マイクロコンピュータを提供することを目的とする。
〔課題を解決するための手段）
この発明に係るプログラマブルＲＯＭ内蔵マイクロコン
ピュータは、動作モードを設定するためのデータが書き
込まれる制御用メモリ領域１６を、プログラムメモリ領
域（内蔵ＦＲＯＭ領域３）及びデータメモリ領域（内蔵
ＲＡＭ領域１）とは独立に設けたことを特徴とするもの
である。
ピュータは、動作モードを設定するためのデータが書き
込まれる制御用メモリ領域１６を、プログラムメモリ領
域（内蔵ＦＲＯＭ領域３）及びデータメモリ領域（内蔵
ＲＡＭ領域１）とは独立に設けたことを特徴とするもの
である。
（作用）
制御用メモリ領域１６はプログラムメモリ領域（内蔵Ｆ
ＲＯＭ領域３）及びデータメモリ領域（内蔵ＲＡＭ領域
１）とは独立に設けられるので、このプログラマブルＲ
ＯＭ内蔵マイクロコンピュータのメモリ領域とマスクＲ
ＯＭ版マイクロコンピュータのメモリ領域がメモリ配置
図上同一となる。
ＲＯＭ領域３）及びデータメモリ領域（内蔵ＲＡＭ領域
１）とは独立に設けられるので、このプログラマブルＲ
ＯＭ内蔵マイクロコンピュータのメモリ領域とマスクＲ
ＯＭ版マイクロコンピュータのメモリ領域がメモリ配置
図上同一となる。
第１図はこの発明の一実施例に係るプログラマブルＲＯ
Ｍ内蔵マイクロコンピュータにおけるメモリ配置図であ
る。第１図において、第４図に示す構成要素に対応する
ものには同一の符号を付し、その説明を省略する。第１
図において、１５はデータ処理を行なうためのプログラ
ムを書き込むプログラムメモリ領域としての内蔵ＦＲＯ
Ｍ領域３ヤそのプログラムによってアクセス可能なデー
タメモリ領域としての内蔵ＲＡＭ領域１等を含む本来の
メモリ配置図領域、１６は内蔵ＦＲＯＭ領域３及び内蔵
ＲＡＭ領域１とは独立に設けられ動作モードを設定する
ためのデータが書き込まれる制御用メモリ領域である。
Ｍ内蔵マイクロコンピュータにおけるメモリ配置図であ
る。第１図において、第４図に示す構成要素に対応する
ものには同一の符号を付し、その説明を省略する。第１
図において、１５はデータ処理を行なうためのプログラ
ムを書き込むプログラムメモリ領域としての内蔵ＦＲＯ
Ｍ領域３ヤそのプログラムによってアクセス可能なデー
タメモリ領域としての内蔵ＲＡＭ領域１等を含む本来の
メモリ配置図領域、１６は内蔵ＦＲＯＭ領域３及び内蔵
ＲＡＭ領域１とは独立に設けられ動作モードを設定する
ためのデータが書き込まれる制御用メモリ領域である。
１７は制御用メモリ領域１６の先頭アドレス−１８はＩ
ＩＪｉＩｌ用メモリ領域１６の最終アドレスである。
ＩＪｉＩｌ用メモリ領域１６の最終アドレスである。
第２図はこの実施例のマイクロコンピュータにおけるＦ
ＲＯＭ占き込み回路の論理回路図である。
ＲＯＭ占き込み回路の論理回路図である。
第２図において、第５図に示す構成要素に対応するもの
には同一の符号を付し、その説明を省略す１５か制御用
メモリ領域１６を選択するセレクト信号ＳＥＬを入力す
るための外部入力端子、２０は内蔵ＦＲＯＭ領域３を書
き込み可能とする書き込み許可信号ＣＡＳＥＬ、２１は
制御用メモリ領１ｉＡ１６を書き込み可能とする書き込
み許可信号ＭＡＳＥＬである。第３図は内蔵ＰＲＯＭ領
域３と制御用メモリ領域１６の書き込み動作を選択する
信号のタイミング図である。
には同一の符号を付し、その説明を省略す１５か制御用
メモリ領域１６を選択するセレクト信号ＳＥＬを入力す
るための外部入力端子、２０は内蔵ＦＲＯＭ領域３を書
き込み可能とする書き込み許可信号ＣＡＳＥＬ、２１は
制御用メモリ領１ｉＡ１６を書き込み可能とする書き込
み許可信号ＭＡＳＥＬである。第３図は内蔵ＰＲＯＭ領
域３と制御用メモリ領域１６の書き込み動作を選択する
信号のタイミング図である。
次にこの実施例の動作について説明する。
第２図の論理回路図に示す様に、ＦＲＯＭをアクセスす
るために外部端子の設定を、即ちＲＥＳＥＴ入力端子１
０へのリセット信号をローレベルに、ＣＮＶＳＳ入力端
子１１への動作電圧をハイレベルにする。ここで外部入
力端子１９への領域選択蔵ＰＲＯＭ領域３を示す時に限
り、内蔵ＦＲＯＭ領域書き込み許可信号ＣＡＳＥＬ２０
がアクティブとなり、第１図に示す内蔵ＦＲＯＭ領域３
にデータを読み書き可能とする。また、領域選択信号５
ＥＬ１９がローレベルでアドレス信号１３が制御用メモ
リ領域１６を示す時に限り、制御用メモリ領域書き込み
許可信号ＭＡＳＥＬ２１がアクティブとなり第１図に示
す制御用メモリ領域１６にデータを読み書き可能とする
。例えば、制御用メモリ領域１６に内蔵ＲＯＭ領域３の
先頭アドレス８を設定する値を書き込む事によって複数
個のマスクＲＯＭ内蔵マイクロコンピュータと１個のこ
の実施例のＰＲＯＭ内蔵マイクロコンピュータの互換性
が得られ、この実施例のメモリ構成により一度プログラ
ムされたＰＲＯＭ内蔵マイクロコンピュータはマスクＲ
ＯＭ版相当のものと完全な互換性が１ｑられる。
るために外部端子の設定を、即ちＲＥＳＥＴ入力端子１
０へのリセット信号をローレベルに、ＣＮＶＳＳ入力端
子１１への動作電圧をハイレベルにする。ここで外部入
力端子１９への領域選択蔵ＰＲＯＭ領域３を示す時に限
り、内蔵ＦＲＯＭ領域書き込み許可信号ＣＡＳＥＬ２０
がアクティブとなり、第１図に示す内蔵ＦＲＯＭ領域３
にデータを読み書き可能とする。また、領域選択信号５
ＥＬ１９がローレベルでアドレス信号１３が制御用メモ
リ領域１６を示す時に限り、制御用メモリ領域書き込み
許可信号ＭＡＳＥＬ２１がアクティブとなり第１図に示
す制御用メモリ領域１６にデータを読み書き可能とする
。例えば、制御用メモリ領域１６に内蔵ＲＯＭ領域３の
先頭アドレス８を設定する値を書き込む事によって複数
個のマスクＲＯＭ内蔵マイクロコンピュータと１個のこ
の実施例のＰＲＯＭ内蔵マイクロコンピュータの互換性
が得られ、この実施例のメモリ構成により一度プログラ
ムされたＰＲＯＭ内蔵マイクロコンピュータはマスクＲ
ＯＭ版相当のものと完全な互換性が１ｑられる。
以上のように本発明によれば、制御用メモリ領域をプロ
グラムメモリ領域及びデータメモリ領域とは独立に設け
て構成したので、従来の１御レジスタ領域を本来のメモ
リ配置図領域から取り除くことができ、これによりマス
クＲＯＭ版マイクロコンピュータと完全な互換性を１ｑ
ることかでき、使用範囲が多くなるという効果がある。
グラムメモリ領域及びデータメモリ領域とは独立に設け
て構成したので、従来の１御レジスタ領域を本来のメモ
リ配置図領域から取り除くことができ、これによりマス
クＲＯＭ版マイクロコンピュータと完全な互換性を１ｑ
ることかでき、使用範囲が多くなるという効果がある。
第１図はこの発明の一実施例に係るプログラマブルＲＯ
Ｍ内蔵コンピュータにおけるメモリ配置図、第２図はこ
の実施例のマイクロコンピュータにおけるＰＲＯＭ書き
込み回路の論理回路図、第３図はこの実施例の動作を説
明するためのタイミング図、第４図は従来のプログラマ
ブルＲＯＭ内蔵コンピュータにおけるメモリ配置図、第
５図は従来のマイクロコンピュータにおけるＰＲＯＭ書
き込み回路の論理回路図である。 １・・・内蔵ＲＡＭ領域（データメモリ領域）、３・・
・内蔵ＰＲＯＭ領域（プログラムメモリ領域）、１６・
・・制御用メモリ領域。
Ｍ内蔵コンピュータにおけるメモリ配置図、第２図はこ
の実施例のマイクロコンピュータにおけるＰＲＯＭ書き
込み回路の論理回路図、第３図はこの実施例の動作を説
明するためのタイミング図、第４図は従来のプログラマ
ブルＲＯＭ内蔵コンピュータにおけるメモリ配置図、第
５図は従来のマイクロコンピュータにおけるＰＲＯＭ書
き込み回路の論理回路図である。 １・・・内蔵ＲＡＭ領域（データメモリ領域）、３・・
・内蔵ＰＲＯＭ領域（プログラムメモリ領域）、１６・
・・制御用メモリ領域。
Claims (1)
- データ処理を行なうためのプログラムを書き込むプロ
グラムメモリ領域と、上記プログラムによってアクセス
可能なデータメモリ領域とを備え、データ処理を行なう
プログラマブルＲＯＭ内蔵マイクロコンピュータにおい
て、動作モードを設定するためのデータが書き込まれる
制御用メモリ領域を、上記プログラムメモリ領域及びデ
ータメモリ領域とは独立に設けたことを特徴とするプロ
グラマブルＲＯＭ内蔵マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195928A JPH0481986A (ja) | 1990-07-24 | 1990-07-24 | プログラマブルｒｏｍ内蔵マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195928A JPH0481986A (ja) | 1990-07-24 | 1990-07-24 | プログラマブルｒｏｍ内蔵マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481986A true JPH0481986A (ja) | 1992-03-16 |
Family
ID=16349309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195928A Pending JPH0481986A (ja) | 1990-07-24 | 1990-07-24 | プログラマブルｒｏｍ内蔵マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327624B1 (ko) * | 1993-06-04 | 2002-08-17 | 가부시끼가이샤 히다치 세이사꾸쇼 | 프로그래머블rom을내장한마이크로컴퓨터 |
-
1990
- 1990-07-24 JP JP2195928A patent/JPH0481986A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327624B1 (ko) * | 1993-06-04 | 2002-08-17 | 가부시끼가이샤 히다치 세이사꾸쇼 | 프로그래머블rom을내장한마이크로컴퓨터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63121172A (ja) | デイスク制御装置 | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| JPH0481986A (ja) | プログラマブルｒｏｍ内蔵マイクロコンピュータ | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| KR940027663A (ko) | 데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JP2618032B2 (ja) | 入出力回路 | |
| JP2597156Y2 (ja) | 評価用マイクロコンピュータ | |
| JPS5971557A (ja) | 半導体集積回路装置 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPH01224853A (ja) | メモリ制御装置 | |
| JPS6218946B2 (ja) | ||
| JPH01263819A (ja) | 集積回路 | |
| JPS6218935B2 (ja) | ||
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| KR20000019447A (ko) | 내장 램의 테스트 시간이 단축된 마이크로 컨트롤러 | |
| JPS6280744A (ja) | Ｒａｍの制御回路 | |
| JPH06348589A (ja) | メモリ制御装置 | |
| JPH0245860A (ja) | データ転送装置 | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPH0635691A (ja) | プログラムデータ書き込み制御装置 |