JPH03211641A - メモリ装置のアドレス指定方法 - Google Patents

メモリ装置のアドレス指定方法

Info

Publication number
JPH03211641A
JPH03211641A JP878690A JP878690A JPH03211641A JP H03211641 A JPH03211641 A JP H03211641A JP 878690 A JP878690 A JP 878690A JP 878690 A JP878690 A JP 878690A JP H03211641 A JPH03211641 A JP H03211641A
Authority
JP
Japan
Prior art keywords
memory
address
rom
memory device
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP878690A
Other languages
English (en)
Inventor
Norio Goto
典夫 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP878690A priority Critical patent/JPH03211641A/ja
Publication of JPH03211641A publication Critical patent/JPH03211641A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ装置のアドレス指定方法、特に同一メ
モリアドレスに複数のメモリセルをマツプした構成のメ
モリ装置のアドレス指定方法に関するものである。
〔従来の技術〕
近年、電子計算機の高機能化は著しいものがあり、例え
ば、基本人出カシステム(B I O8)プログラム等
、基本プログラムの高機能化が必要となる場合が多くな
っている。通常これら基本プログラムは、計算機のハー
ドウェア中にROM (リードオンリーメモリ)として
、実装されている場合が多く、これら基本プログラムが
高機能化をはかるために長大化した場合には、計算機に
実装するROMの容量も増加させる必要がでてくる。
しかし、現実の計算機システムでは、従来機種との、ソ
フトウェア、ハードウェア面での互換性を保たせるため
に、使用するCPUの種類や機器のバス構成をそれほど
大きく変更することはできないので、ROMプログラム
の容量が増加したからといって、計算機のメモリ空間を
すぐに拡張することはできない。
そうした場合、バンクメモリと呼ばれる方法で、同一の
メモリアドレスに、複数のROMをマップすることによ
り、バスに接続し得るメモリを増やすことがよく行なわ
れる。例えば、第2図(a)のように計算機のバスに接
続されていたROM 10の容量を拡張するためには、
第2図(b)のように、データバス12およびアドレス
バス14よりなる計算機のバスの上に、バンクOとして
の第1のROM20とバンク1としての第2のROM2
2とを設けている。
従来のこの種のメモリ装置のアドレス指定方法は、新た
に特定の入出カポ−ドアドレス(第2図の例ではFOO
O)のラッチ回路16及びデコード回路18をとりつけ
、そのアドレスに特定のデータを出力すると、そのデー
タがデコーダ18でデコードされて選択信号を出し、そ
の選択信号により、同一アドレスにマツプされていた複
数のメモリ(バンク)、図示の例では第1のROM20
および第2のROM22のうちの一つを選択するように
している。
〔発明が解決しようとする課題〕
上述した従来のメモリ装置のアドレス指定方法で、メモ
リの容量を増やすためには、計算機のバスにラッチ及び
デコード回路を増設し、さらにそれからの選択信号をメ
モリに結線しなければならず、これは、計算機のハード
ウェア設計にかなりの変更を要することであった。
本発明の目的は、ハードウェア設計に変更を要すること
なく、メモリ容量を拡張することのできるメモリ装置の
アドレス指定方法を提供することにある。
〔課題を解決するための手段〕
本発明の方法は、同一メモリアドレスに複数のメモリセ
ルをマツプした構成のメモリ装置のアドレス指定方法に
おいて、前記メモリ装置が包含するメモリアドレスのう
ちの特定の複数のアドレスへのアクセス動作を、他の個
々のメモリアドレスでアクセスしたときに接続されるメ
モリセルの選択の指定に用いることを特徴としている。
〔実施例〕
本発明のメモリ装置の一実施例の構成を第1図に示す。
これは第2図に示した構成のうちの、同一アドレスにマ
ツプした第1のROM20および第2のROM22と、
メモリ選択のためのラッチ回路16及びデコード回路1
8を一つのメモリ装置100として、まとめたものに相
当する。但し第1図では、ラッキ回路200及びデコー
ド回路160をメモリ装置のなかに組み込んでいる。そ
のためこの回路を入出カポ−ドアドレスではなく、メモ
リ装置100に包含されるメモリアドレスの一部(第1
図では3FFO〜3FFF番地)に割り当てである。
ラッチ回路160はデータバス12ではなく、アドレス
バス14の下位4ビツトに接続しである。
上位12ビツトはデコードされ、それが3FFに相当す
る場合にラッチ回路160にデータ取り込みをさせる。
デコード回路200は、そこに書き込まれた値(この場
合は4ビツト)をデコードしてバンク選択信号を発生す
る。この例ではたとえば、アドレス3FFOのアクセス
はバンク番号Oの選択を、アドレス3FF1のアクセス
はバンク番号1の選択を引き起こす。
このようなメモリ装置は、まず第1図のようにROMと
して構成して用いることができる。そして特定のアドレ
スである3FFO〜3FFF番地をメモリバンクの切り
替えに用いている。従って、メモリ空間は、完全には連
続ではなくなるが、ROMとして固定のプログラムで使
うには、特に問題はない。
第3図には、このROMに内容として書かれているプロ
グラムの構成を概念的に示した。もともと第3図(a)
のような内容のROMプログラムをバンク式のROMに
置き換えて容量を拡張する場合、第2図(b)のような
従来の構成のしかたでは、第3図(b)のようにメモリ
バンクの切り替えに入出力ボートに対するOUT命令が
必要となっており、ROM以外の外付けの回路が必要な
ことを示している。
それに対し、第1図に示した、本発明の方式による構成
のしかたは、第3図(C)のように特定9〜 のそりアドレスに対するアクセス(READ命令でもW
RITE命令でもよく、読み書きされるデ−タも任意)
が必要なだけで、これがROM自身に包含されるアドレ
スに対するものであれば、ROM以外の外付けのものの
変更が必要ないことがわかる。
すなわち、本発明の方式でバンク式のROMを作れば、
それは、古い小容量のROMと単純に差替え可能となり
、計算機のバスの結線変更は必要ない。これは、計算機
の新機種を設計する場合に大きな利点となる。また、す
でに顧客で使用されている計算機に対しても、ROMの
差替えで、容易に高機能化をはかることができ、これも
大きな利点である。本発明の構成のROMはバンクの切
り替えをREAD命令のみで行なうことができるため、
もともとWRITE信号が結線されていないようなRO
M専用ソケットでも全く問題なく使用できる。
本発明のメモリ装置は、上記のようなROMのほかに、
RAMとして構成して用いることも可能である。但し、
特定の番地はバンクの指定で使われているので、メモリ
空間が完全には連続とはならず、汎用的な使いかたをす
る、RAMとしては、使用上注意が必要である。
〔発明の効果〕
以上説明したように本発明によれば、計算機のハードウ
ェア設計に変更を要することなく、メモリ容量を増やす
ことが可能となる。
【図面の簡単な説明】
第1図は本発明のメモリ装置の構成例を示すブロック図
、第2図は従来の方法でROMメモリ容量を拡張させる
方法を示したブロック図であり、(a)は拡張前、(b
)は拡張後を示す図、第3図はROMに書かれているプ
ログラムの構成図であり、(a)はROM容量拡張前の
もの、(b)は従来の方法で拡張した場合のもの、(C
)は本発明の方法で拡張した場合のものである。 10・・・ROM120・・・第1のROM、22・・
・第2のROM、12・・・データバス、14・・・ア
ドレスバス、ie、ieo・・・ラッチ回路、18.2
00・・・デコード回路、150・・・アドレスデコー
ド回路、00・・・メモリ装置。

Claims (1)

    【特許請求の範囲】
  1. 同一メモリアドレスに複数のメモリセルをマップした構
    成のメモリ装置のアドレス指定方法において、前記メモ
    リ装置が包含するメモリアドレスのうちの特定の複数の
    アドレスへのアクセス動作を、他の個々のメモリアドレ
    スでアクセスしたときに接続されるメモリセルの選択の
    指定に用いることを特徴とするメモリ装置のアドレス指
    定方法。
JP878690A 1990-01-17 1990-01-17 メモリ装置のアドレス指定方法 Pending JPH03211641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP878690A JPH03211641A (ja) 1990-01-17 1990-01-17 メモリ装置のアドレス指定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP878690A JPH03211641A (ja) 1990-01-17 1990-01-17 メモリ装置のアドレス指定方法

Publications (1)

Publication Number Publication Date
JPH03211641A true JPH03211641A (ja) 1991-09-17

Family

ID=11702551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP878690A Pending JPH03211641A (ja) 1990-01-17 1990-01-17 メモリ装置のアドレス指定方法

Country Status (1)

Country Link
JP (1) JPH03211641A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003104995A1 (ja) * 2002-06-11 2003-12-18 日本金銭機械株式会社 バンク構造記憶制御装置及び紙葉類鑑別装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696350A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Memory extension system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696350A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Memory extension system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003104995A1 (ja) * 2002-06-11 2003-12-18 日本金銭機械株式会社 バンク構造記憶制御装置及び紙葉類鑑別装置

Similar Documents

Publication Publication Date Title
US5127096A (en) Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes
JPH03211641A (ja) メモリ装置のアドレス指定方法
JPS62279598A (ja) 読出し専用メモリ
JP3931593B2 (ja) データ書込回路
US6029210A (en) Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state
JPH02264344A (ja) メモリ装置のアドレス指定方法
JPH07334420A (ja) 拡張メモリ制御回路
JP2967825B2 (ja) マイクロコンピュータ
JP3449749B2 (ja) 情報処理装置
KR930009061B1 (ko) 메모리 억세스 장치
KR920003845B1 (ko) 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템
US5890194A (en) Method for efficient use of DRAM data and parity areas
JP2954988B2 (ja) 情報処理装置
JP3006487B2 (ja) エミュレーション装置
JP2002318779A (ja) デバイス装置とそのレジスタのアクセス方法
JP3251265B2 (ja) メモリ出力制御回路
JPH0683765A (ja) マイクロコンピュータ
JPH04177439A (ja) シングルチップ・マイクロコンピュータ
JPH01318127A (ja) メモリ・バンクの切換方式
JPS59183449A (ja) マイクロコンピユ−タシステムのメモリ空間拡張方式
JPH07325757A (ja) 記憶管理装置
JPH0224748A (ja) アドレス切替回路
JPH08221322A (ja) メモリの制御装置およびメモリの制御方法
JPH0632048B2 (ja) シングルチツプマイクロコンピユ−タ
JPH03266159A (ja) 入出力制御装置