JPH0482083A - 入力信号バッファ回路 - Google Patents
入力信号バッファ回路Info
- Publication number
- JPH0482083A JPH0482083A JP2195391A JP19539190A JPH0482083A JP H0482083 A JPH0482083 A JP H0482083A JP 2195391 A JP2195391 A JP 2195391A JP 19539190 A JP19539190 A JP 19539190A JP H0482083 A JPH0482083 A JP H0482083A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- input signal
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力信号バッファ回路に関するものである。
従来の技術
最近、半導体装置の利用が高まり、これらの半導体装置
の使用にあたり、低電圧から高電圧までの広い電源電圧
範囲で安定した入力スイッチングレベルで動作するもの
が要求されている。このような中で、入力スイッチング
レベルを決定する入力信号バッファ回路は重要な回路部
である。第４図は、従来の入力信号バッファ回路の一実
施例の回路図で、第５図は、第４図の回路図の入力信号
Ａの入力スイッチングレベルと電源電圧の関係図である
。Ａは入力信号、Ｂは出力信号、ｖＣＣは電源電圧、ｖ
ＳＳは接地電圧、ＱｐｌはＰチャンネル型ＭＯＳトラン
ジスタ、ＱｎｌはＮチャンネル型ＭＯ８トランジスタ、
ＶｒＨはハイ個人カスイツチングレベル、ＶＩＬはロー
制入カスイツチングレベルである。動作について第４図
を参照し説明すると、入力信号Ａが低論理電圧“Ｌ”か
ら高論理電圧“Ｈ”になると、出力信号Ｂが“Ｈ”から
“Ｌ”になり、入力信号Ａが“Ｈ”から“Ｌ”になると
、出力信号Ｂが“Ｌ”から“Ｈ”になるというもので、
その入力信号Ａの入力スイッチングレベルは、トランジ
スタＱｐｌとトランジスタＱｎｌのトランジスタのゲー
ト幅とゲート長によって決まり、入力スイッチングレベ
ルと電源電圧の関係は第５図のように電源電圧に対して
単調増加の関係になる。
の使用にあたり、低電圧から高電圧までの広い電源電圧
範囲で安定した入力スイッチングレベルで動作するもの
が要求されている。このような中で、入力スイッチング
レベルを決定する入力信号バッファ回路は重要な回路部
である。第４図は、従来の入力信号バッファ回路の一実
施例の回路図で、第５図は、第４図の回路図の入力信号
Ａの入力スイッチングレベルと電源電圧の関係図である
。Ａは入力信号、Ｂは出力信号、ｖＣＣは電源電圧、ｖ
ＳＳは接地電圧、ＱｐｌはＰチャンネル型ＭＯＳトラン
ジスタ、ＱｎｌはＮチャンネル型ＭＯ８トランジスタ、
ＶｒＨはハイ個人カスイツチングレベル、ＶＩＬはロー
制入カスイツチングレベルである。動作について第４図
を参照し説明すると、入力信号Ａが低論理電圧“Ｌ”か
ら高論理電圧“Ｈ”になると、出力信号Ｂが“Ｈ”から
“Ｌ”になり、入力信号Ａが“Ｈ”から“Ｌ”になると
、出力信号Ｂが“Ｌ”から“Ｈ”になるというもので、
その入力信号Ａの入力スイッチングレベルは、トランジ
スタＱｐｌとトランジスタＱｎｌのトランジスタのゲー
ト幅とゲート長によって決まり、入力スイッチングレベ
ルと電源電圧の関係は第５図のように電源電圧に対して
単調増加の関係になる。
発明が解決しようとする課題
このような従来の入力信号バッファ回路では、第５図の
ように入力スイッチングレベルが電源電圧に対して単調
増加の関係になるため、電源電圧が高くなると入力スイ
ッチングレベルも高くなり、低電圧から高電圧までの広
い電源電圧範囲で安定した入力スイッチングレベルで動
作することが困難となるという課題があった。
ように入力スイッチングレベルが電源電圧に対して単調
増加の関係になるため、電源電圧が高くなると入力スイ
ッチングレベルも高くなり、低電圧から高電圧までの広
い電源電圧範囲で安定した入力スイッチングレベルで動
作することが困難となるという課題があった。
課題を解決するための手段
このような課題を解決するために、複数個のＰチャンネ
ル型ＭＯＳトランジスタと複数個のＮチャンネル型ＭＯ
Ｓトランジスタで構成され入力信号が入力され出力信号
が出力される論理回路と電源電圧検知回路を有し、電源
電圧が高くなると前記電源電圧検知回路から出力される
信号が、前記入力信号か入力される前記複数個のＰチャ
ンネル型ＭＯＳトランジスタのうちの少なくとも１個の
Ｐチャンネル型ＭＯ８トランジスタかオフするか、或い
は前記複数個のＮチャンネル型ＭＯＳトランジスタのう
ちの少なくとも１個のＮチャンネル型ＭＯＳトランジス
タがオンし、電源電圧が低くなると前記電源電圧検知回
路から出力される信号が、前記入力信号が入力される前
記複数個のＰチャンネル型ＭＯＳトランジスタのうちの
少なくとも１個のＰチャンネル型ＭＯＳ）ランシスタが
オンするか、或いは前記複数個のＮチャンネル型ＭＯＳ
トランジスタのうちの少なくとも１個のＮチャンネル型
ＭＯＳトランジスタがオフする回路構成の入力信号バッ
ファ回路とする。
ル型ＭＯＳトランジスタと複数個のＮチャンネル型ＭＯ
Ｓトランジスタで構成され入力信号が入力され出力信号
が出力される論理回路と電源電圧検知回路を有し、電源
電圧が高くなると前記電源電圧検知回路から出力される
信号が、前記入力信号か入力される前記複数個のＰチャ
ンネル型ＭＯＳトランジスタのうちの少なくとも１個の
Ｐチャンネル型ＭＯ８トランジスタかオフするか、或い
は前記複数個のＮチャンネル型ＭＯＳトランジスタのう
ちの少なくとも１個のＮチャンネル型ＭＯＳトランジス
タがオンし、電源電圧が低くなると前記電源電圧検知回
路から出力される信号が、前記入力信号が入力される前
記複数個のＰチャンネル型ＭＯＳトランジスタのうちの
少なくとも１個のＰチャンネル型ＭＯＳ）ランシスタが
オンするか、或いは前記複数個のＮチャンネル型ＭＯＳ
トランジスタのうちの少なくとも１個のＮチャンネル型
ＭＯＳトランジスタがオフする回路構成の入力信号バッ
ファ回路とする。
作用
本発明のバッファ回路によれば、電源電圧検知回路によ
り電源電圧が一定の電圧より高くなったときに入力スイ
ッチングレベルを低くし、電源電圧が一定の電圧より低
くなったときに入力スイッチングレベルを高くすること
により、低電圧から高電圧までの広い電源電圧範囲で安
定した入力スイッチングレベルで動作する入力信号バッ
ファ回路となる。
り電源電圧が一定の電圧より高くなったときに入力スイ
ッチングレベルを低くし、電源電圧が一定の電圧より低
くなったときに入力スイッチングレベルを高くすること
により、低電圧から高電圧までの広い電源電圧範囲で安
定した入力スイッチングレベルで動作する入力信号バッ
ファ回路となる。
実施例
以下、本発明を実施例によって説明する。第１図は、本
発明の入力信号バッファ回路の一実施例の回路図で、第
２図は、第１図の回路図のノードＮｌ、Ｎ２の電圧レベ
ルと電源電圧の関係図、第３図は、第１図の回路図の入
力信号Ａの入力スイッチングレベルと電源電圧の関係図
である。Ａは入力信号、Ｂは出力信号、１は電源電圧検
知回路、ｖＣＣは電源電圧、ｖＳＳは接地電圧、Ｑｐｌ
ないしＱｐ３はＰチャンネル型ＭＯＳトランジスタ、Ｑ
ｎｌないしＱｎ３はＮチャンネル型ＭＯＳトランジスタ
、Ｎ１．Ｎ２はノード名、ＶＩＨはハイ偏入カスイツチ
ングレベル、ＶＩＬはロー偏入カスイツチングレベルで
ある。動作について第１図を参照しながら説明する。ま
ず、電源電圧３．５ｖ以上、６．５Ｖ以下の時について
説明する。このとき、ノードＮ１は“Ｈ”、ノードＮ２
は“Ｌ”であり、トランジスタＱｐ３．Ｑｎ３は共にオ
ンであり、入力信号Ａが”Ｌ”或いは“Ｈ”のとき、出
力信号Ｂのノードに対して、電源電圧ｖＣＣはトランジ
スタＱｐ１．Ｑｐ２を通して供給され、接地電圧ＶＳＳ
はトランジスタＱｎｌ。
発明の入力信号バッファ回路の一実施例の回路図で、第
２図は、第１図の回路図のノードＮｌ、Ｎ２の電圧レベ
ルと電源電圧の関係図、第３図は、第１図の回路図の入
力信号Ａの入力スイッチングレベルと電源電圧の関係図
である。Ａは入力信号、Ｂは出力信号、１は電源電圧検
知回路、ｖＣＣは電源電圧、ｖＳＳは接地電圧、Ｑｐｌ
ないしＱｐ３はＰチャンネル型ＭＯＳトランジスタ、Ｑ
ｎｌないしＱｎ３はＮチャンネル型ＭＯＳトランジスタ
、Ｎ１．Ｎ２はノード名、ＶＩＨはハイ偏入カスイツチ
ングレベル、ＶＩＬはロー偏入カスイツチングレベルで
ある。動作について第１図を参照しながら説明する。ま
ず、電源電圧３．５ｖ以上、６．５Ｖ以下の時について
説明する。このとき、ノードＮ１は“Ｈ”、ノードＮ２
は“Ｌ”であり、トランジスタＱｐ３．Ｑｎ３は共にオ
ンであり、入力信号Ａが”Ｌ”或いは“Ｈ”のとき、出
力信号Ｂのノードに対して、電源電圧ｖＣＣはトランジ
スタＱｐ１．Ｑｐ２を通して供給され、接地電圧ＶＳＳ
はトランジスタＱｎｌ。
Ｑ ｎ ２を通して供給され、トランジスタＱｐｌ。
Ｑｐ２．Ｑｐ３．Ｑｎｌ、Ｑｎ２．Ｑｎ３のトランジス
タのゲート幅とゲート長によって入力スイッチングレベ
ルは決まる。次に、電源電圧６．５Ｖ以上の時について
説明する。このとき、ノードＮ１．Ｎ２は共に“Ｈ”で
あり、トランジスタＱｐ３はオフ、トランジスタＱｎ３
はオンであり、入力信号Ａが“Ｌ”或いは“Ｈ”のとき
、出力信号Ｂのノードに対して、電源電圧ｖＣＣはトラ
ンジスタＱｐｌを通してのみ供給され、接地電圧ｖＳＳ
はトランジスタＱｎｌ、Ｑｎ２を通して供給されるため
、入力スイッチングレベルは電源電圧３．５Ｖ以上、６
．５Ｖ以下の時に比べて低くなる。次に、電源電圧３．
５Ｖ以下の時について説明する。このとき、ノードＮｌ
、Ｎ２は共に“Ｌ”であり、トランジスタＱｐ３はオン
、トランジスタＱｎ３はオフであり、入力信号Ａが“Ｌ
”或いは“Ｈ”のとき、出力信号Ｂのノードに対して、
電源電圧ｖＣＣはトランジスタＱｐ１．Ｑｐ２を通して
供給され、接地電圧ＶＳＳはトランジスタＱｎｌを通し
てのみ供給されるため、入力スイッチングレベルは電源
電圧３．５ＶＪｆｆ上、６．５Ｖ以下の時に比べて高く
なる。このようにして、第３図のような入力信号Ａの入
力スイッチングレベルと電源電圧の関係になり、低電圧
から高電圧までの広い電源電圧範囲で安定した入力スイ
ッチングレベルでの動作が可能な入力信号バッファ回路
を実現している。
タのゲート幅とゲート長によって入力スイッチングレベ
ルは決まる。次に、電源電圧６．５Ｖ以上の時について
説明する。このとき、ノードＮ１．Ｎ２は共に“Ｈ”で
あり、トランジスタＱｐ３はオフ、トランジスタＱｎ３
はオンであり、入力信号Ａが“Ｌ”或いは“Ｈ”のとき
、出力信号Ｂのノードに対して、電源電圧ｖＣＣはトラ
ンジスタＱｐｌを通してのみ供給され、接地電圧ｖＳＳ
はトランジスタＱｎｌ、Ｑｎ２を通して供給されるため
、入力スイッチングレベルは電源電圧３．５Ｖ以上、６
．５Ｖ以下の時に比べて低くなる。次に、電源電圧３．
５Ｖ以下の時について説明する。このとき、ノードＮｌ
、Ｎ２は共に“Ｌ”であり、トランジスタＱｐ３はオン
、トランジスタＱｎ３はオフであり、入力信号Ａが“Ｌ
”或いは“Ｈ”のとき、出力信号Ｂのノードに対して、
電源電圧ｖＣＣはトランジスタＱｐ１．Ｑｐ２を通して
供給され、接地電圧ＶＳＳはトランジスタＱｎｌを通し
てのみ供給されるため、入力スイッチングレベルは電源
電圧３．５ＶＪｆｆ上、６．５Ｖ以下の時に比べて高く
なる。このようにして、第３図のような入力信号Ａの入
力スイッチングレベルと電源電圧の関係になり、低電圧
から高電圧までの広い電源電圧範囲で安定した入力スイ
ッチングレベルでの動作が可能な入力信号バッファ回路
を実現している。
発明の詳細
な説明したように、本発明の入力信号バッファ回路によ
ると、低電圧から高電圧までの広い電源電圧範囲で安定
した入力スイッチングレベルで動作する入力信号バッフ
ァ回路となり大きな効果が得られる。
ると、低電圧から高電圧までの広い電源電圧範囲で安定
した入力スイッチングレベルで動作する入力信号バッフ
ァ回路となり大きな効果が得られる。
第１図は本発明の入力信号ｌくツファ回路の一実施例の
回路図で、第２図は第１図の回路図のノードＮ１．Ｎ２
の電圧レベルと電源電圧の関係図、第３図は第１図の回
路図の入力信号Ａの入力スイッチングレベルと電源電圧
の関係図、第４図は従来の入力信号バッファ回路の一実
施例の回路図で、第５図は第４図の回路図の入力信号Ａ
の入力スイッチングレベルと電源電圧の関係図である。 Ａ・・・・・・入力信号、Ｂ・・・・・・出力信号、１
・・・・・・電源電圧検知回路、ｖＣＣ・・・・・・電
源電圧、ｖＳＳ・・・・・・接地電圧、ＱｐｌないしＱ
ｐ３・・・・・・Ｐチャンネル型ＭＯＳトランジスタ、
Ｑｎｌ ないしＱｎ３・・・・・・Ｎチャンネル型Ｍ
ＯＳトランジスタ、Ｎ１．Ｎ２・・・・・・ノード名、
ＶＩＨ・・・・・・ハイ個入力スイッチングレベル、Ｖ
ＩＬ・・・・・・ロー個入力スイッチングレベル。 代理人の氏名 弁理士 粟野重孝 はか１名第４図 Ｖに ／ 第２ 図 ＼ ＼ ５ＳＶ５５ ＼、 ｖＳＳ 第５図 第 図 市逓電斑ＶＣＣ−中 龜琥電斤ＶＣＣ→ ｔＪ！電圧ｙｃｃ→
回路図で、第２図は第１図の回路図のノードＮ１．Ｎ２
の電圧レベルと電源電圧の関係図、第３図は第１図の回
路図の入力信号Ａの入力スイッチングレベルと電源電圧
の関係図、第４図は従来の入力信号バッファ回路の一実
施例の回路図で、第５図は第４図の回路図の入力信号Ａ
の入力スイッチングレベルと電源電圧の関係図である。 Ａ・・・・・・入力信号、Ｂ・・・・・・出力信号、１
・・・・・・電源電圧検知回路、ｖＣＣ・・・・・・電
源電圧、ｖＳＳ・・・・・・接地電圧、ＱｐｌないしＱ
ｐ３・・・・・・Ｐチャンネル型ＭＯＳトランジスタ、
Ｑｎｌ ないしＱｎ３・・・・・・Ｎチャンネル型Ｍ
ＯＳトランジスタ、Ｎ１．Ｎ２・・・・・・ノード名、
ＶＩＨ・・・・・・ハイ個入力スイッチングレベル、Ｖ
ＩＬ・・・・・・ロー個入力スイッチングレベル。 代理人の氏名 弁理士 粟野重孝 はか１名第４図 Ｖに ／ 第２ 図 ＼ ＼ ５ＳＶ５５ ＼、 ｖＳＳ 第５図 第 図 市逓電斑ＶＣＣ−中 龜琥電斤ＶＣＣ→ ｔＪ！電圧ｙｃｃ→
Claims (1)
- 複数個のＰチャンネル型ＭＯＳトランジスタと複数個の
Ｎチャンネル型ＭＯＳトランジスタとで構成される論理
回路と、前記Ｐチャンネル型ＭＯＳトランジスタおよび
前記Ｎチャンネル型ＭＯＳトランジスタへの入力信号を
形成するための電源電圧検知回路とを備え、電源電圧が
高いとき、前記Ｐチャンネル型ＭＯＳトランジスタの少
なくとも１つがオフ、または前記Ｎチャンネル型ＭＯＳ
トランジスタの少なくとも１つがオンし、前記電源電圧
が低いとき、前記Ｐチャンネル型ＭＯＳトランジスタの
少なくとも１つがオン、または前記Ｎチャンネル型ＭＯ
Ｓトランジスタの少なくとも１つがオフする入力信号バ
ッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195391A JPH0482083A (ja) | 1990-07-23 | 1990-07-23 | 入力信号バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195391A JPH0482083A (ja) | 1990-07-23 | 1990-07-23 | 入力信号バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482083A true JPH0482083A (ja) | 1992-03-16 |
Family
ID=16340372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195391A Pending JPH0482083A (ja) | 1990-07-23 | 1990-07-23 | 入力信号バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076587A (ja) * | 1992-12-16 | 1995-01-10 | Hyundai Electron Ind Co Ltd | データ出力バッファー回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101693A (ja) * | 1988-10-07 | 1990-04-13 | Texas Instr Japan Ltd | 入力回路 |
| JPH02213779A (ja) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | 半導体集積回路装置 |
-
1990
- 1990-07-23 JP JP2195391A patent/JPH0482083A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101693A (ja) * | 1988-10-07 | 1990-04-13 | Texas Instr Japan Ltd | 入力回路 |
| JPH02213779A (ja) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076587A (ja) * | 1992-12-16 | 1995-01-10 | Hyundai Electron Ind Co Ltd | データ出力バッファー回路 |
| US5929668A (en) * | 1992-12-16 | 1999-07-27 | Hyundai Electronice Industries Co., Ltd. | Data output buffer circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744291B2 (en) | Power-on reset circuit | |
| JP3210567B2 (ja) | 半導体出力回路 | |
| US5574389A (en) | CMOS 3.3 volt output buffer with 5 volt protection | |
| JP3118071B2 (ja) | レベル変換回路 | |
| US6759876B2 (en) | Semiconductor integrated circuit | |
| US7429873B2 (en) | High voltage digital driver with dynamically biased cascode transistors | |
| JPH06204820A (ja) | １対の入力信号を比較するための比較器回路およびそのための方法 | |
| US20060097769A1 (en) | Level shift circuit and semiconductor circuit device including the level shift circuit | |
| JPH10163826A (ja) | Ｃｍｏｓインバータの駆動方法及びシュミットトリガ回路 | |
| KR970001697B1 (ko) | 레벨 변환 회로 | |
| JPH10215166A (ja) | 高出力電圧生成用半導体回路 | |
| JPS6070822A (ja) | 半導体集積回路 | |
| JP2769653B2 (ja) | 反転回路 | |
| US6426658B1 (en) | Buffers with reduced voltage input/output signals | |
| JP3068752B2 (ja) | 半導体装置 | |
| TWI769003B (zh) | 具有自適應機制的電壓轉換電路 | |
| JPH0482083A (ja) | 入力信号バッファ回路 | |
| US20020140455A1 (en) | Level shift circuit for stepping up logic signal amplitude with improved operating speed | |
| KR100298612B1 (ko) | Cmos저전압전류레퍼런스 | |
| KR100314490B1 (ko) | 패스트랜지스터회로 | |
| JPH08181600A (ja) | レベルシフト回路 | |
| JP3334741B2 (ja) | 半導体入力回路 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| JP2845665B2 (ja) | 出力バッファ回路 | |
| CN113315496B (zh) | 电压检测电路以及上电复位电路 |