JPH0482200B2 - - Google Patents
Info
- Publication number
- JPH0482200B2 JPH0482200B2 JP30592486A JP30592486A JPH0482200B2 JP H0482200 B2 JPH0482200 B2 JP H0482200B2 JP 30592486 A JP30592486 A JP 30592486A JP 30592486 A JP30592486 A JP 30592486A JP H0482200 B2 JPH0482200 B2 JP H0482200B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- logic circuit
- switching
- packages
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000037431 insertion Effects 0.000 claims description 17
- 238000003780 insertion Methods 0.000 claims description 15
- 238000000605 extraction Methods 0.000 claims description 13
- 238000012966 insertion method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Hand Tools For Fitting Together And Separating, Or Other Hand Tools (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、活線挿抜方式に関する。
従来の技術
従来の活線挿抜方式を第４図に示す。第４図
は、複数の電子回路パツケージを搭載するユニツ
ト４１と、パツケージ間の信号を伝達するための
バツクワイヤリングボード４２と、複数の電子回
路パツケージ４３，４４，４５と、ガイドレール
４６と、パツケージ引き抜き孔４７と、引き抜き
挿入工具４８，４９から構成される活線挿抜方式
である。挿抜パツケージ４４の引き穴に引き抜き
工具４８を挿入し、電源パツケージ４３のスイツ
チは“ON”の状態で引き抜く。挿入の際も同様
に電源は“ON”の状態で、挿入工具４９をユニ
ツト４１の前部にかけて挿入する。
は、複数の電子回路パツケージを搭載するユニツ
ト４１と、パツケージ間の信号を伝達するための
バツクワイヤリングボード４２と、複数の電子回
路パツケージ４３，４４，４５と、ガイドレール
４６と、パツケージ引き抜き孔４７と、引き抜き
挿入工具４８，４９から構成される活線挿抜方式
である。挿抜パツケージ４４の引き穴に引き抜き
工具４８を挿入し、電源パツケージ４３のスイツ
チは“ON”の状態で引き抜く。挿入の際も同様
に電源は“ON”の状態で、挿入工具４９をユニ
ツト４１の前部にかけて挿入する。
発明が解決しようとする問題点
しかしながら、従来の活線挿抜方式は電源が
“ON”状態のまま挿抜を行うために、バツクワ
イヤリングボード上のデータバスにノイズが発生
し、中央処理（CPU）パツケージ４５が、誤動
作をする可能性が大きいという欠点があつた。
“ON”状態のまま挿抜を行うために、バツクワ
イヤリングボード上のデータバスにノイズが発生
し、中央処理（CPU）パツケージ４５が、誤動
作をする可能性が大きいという欠点があつた。
本発明は従来の上記実情に鑑みてなされたもの
であり、従つて本発明の目的は、従来の技術に内
在する上記欠点を解消することを可能とした新規
な活線挿抜方式を提供することにある。
であり、従つて本発明の目的は、従来の技術に内
在する上記欠点を解消することを可能とした新規
な活線挿抜方式を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る活線挿
抜方式は、複数の電子回路パツケージと、該複数
の電子回路パツケージを搭載するパツケージ搭載
ユニツトと、前記パツケージ間の信号を伝達する
ためのバツクワイヤリングボードと、前記パツケ
ージに設けられ活線挿抜を実現するための論理回
路と、前記パツケージのうち挿抜対象パツケージ
に形成されたスイツチング機能を有するパツケー
ジ引きぬき用スイツチングホールと、前記ユニツ
トに形成されたスイツチング機能を有するスイツ
チングガイドレールと、前記ホール及びガイドレ
ールに係合される導電性の引き抜き挿入工具とを
具備して構成される。
抜方式は、複数の電子回路パツケージと、該複数
の電子回路パツケージを搭載するパツケージ搭載
ユニツトと、前記パツケージ間の信号を伝達する
ためのバツクワイヤリングボードと、前記パツケ
ージに設けられ活線挿抜を実現するための論理回
路と、前記パツケージのうち挿抜対象パツケージ
に形成されたスイツチング機能を有するパツケー
ジ引きぬき用スイツチングホールと、前記ユニツ
トに形成されたスイツチング機能を有するスイツ
チングガイドレールと、前記ホール及びガイドレ
ールに係合される導電性の引き抜き挿入工具とを
具備して構成される。
実施例
次に本発明をその好ましい一実施例について図
面を用いて具得的に説明する。
面を用いて具得的に説明する。
第１図は本発明の一実施例を示す概略斜視図で
ある。
ある。
第１図を参照するに、参照番号１０は複数の電
子回路パツケージを搭載するユニツト、１１はパ
ツケージ間の信号を伝達するためのバツクワイヤ
リングボード、１２は挿抜の対象パツケージ、１
３は中央処理（CPU）パツケージ、１４，１５
は活線挿抜を実現するためにパツケージ１２，１
３にそれぞれ設けられた論理回路、、１６は
スイツチング機能を有するスイツチングホール、
１７はスイツチング機能を有するスイツチングガ
イドレール、１８，１９は伝導性の引き抜き・挿
入工具をそれぞれ示す。
子回路パツケージを搭載するユニツト、１１はパ
ツケージ間の信号を伝達するためのバツクワイヤ
リングボード、１２は挿抜の対象パツケージ、１
３は中央処理（CPU）パツケージ、１４，１５
は活線挿抜を実現するためにパツケージ１２，１
３にそれぞれ設けられた論理回路、、１６は
スイツチング機能を有するスイツチングホール、
１７はスイツチング機能を有するスイツチングガ
イドレール、１８，１９は伝導性の引き抜き・挿
入工具をそれぞれ示す。
次に動作原理について説明する。スイツチング
ホール１６の一方は論理回路（）１４のＡ入力
で、他方はアースに接続されており、引き抜き工
具１８を挿入することでＡ入力はアースと接続さ
れ“Ｏ”レベル入力となる。スイツチングガイド
レール１７の一方はアースに接続された他方はバ
ツクワイヤリングボード１１上の制御線２０を介
して論理回路（）１５のＦ入力と接続されてお
り、挿入工具１９をスイツチングガイドレール１
７にかけるとＦ入力はアースと接続されて“Ｏ”
レベル入力となる。
ホール１６の一方は論理回路（）１４のＡ入力
で、他方はアースに接続されており、引き抜き工
具１８を挿入することでＡ入力はアースと接続さ
れ“Ｏ”レベル入力となる。スイツチングガイド
レール１７の一方はアースに接続された他方はバ
ツクワイヤリングボード１１上の制御線２０を介
して論理回路（）１５のＦ入力と接続されてお
り、挿入工具１９をスイツチングガイドレール１
７にかけるとＦ入力はアースと接続されて“Ｏ”
レベル入力となる。
通常は、挿抜対象パツケージ１２は挿入された
まま正常動作を行つている。この状態では第２図
１に示すとおり、論理回路（）１４のゲートの
入力Ａはプルアツプされているために論理回路
（）１４の出力Ｃの値は“１”となる。この出
力Ｃは、第２図３に示すとおり、バツクワイヤリ
ングボード１１上の制御線２０を通り論理回路
（）１５のＦ入力となる。第２図２に示す論理
回路（）１５は、第３図に示された論理回路
のタイムチヤートに従い動作する。Ｆ入力が
“１”の場合にはCPUは正常動作状態となる。
まま正常動作を行つている。この状態では第２図
１に示すとおり、論理回路（）１４のゲートの
入力Ａはプルアツプされているために論理回路
（）１４の出力Ｃの値は“１”となる。この出
力Ｃは、第２図３に示すとおり、バツクワイヤリ
ングボード１１上の制御線２０を通り論理回路
（）１５のＦ入力となる。第２図２に示す論理
回路（）１５は、第３図に示された論理回路
のタイムチヤートに従い動作する。Ｆ入力が
“１”の場合にはCPUは正常動作状態となる。
挿抜対象パツケージ１２を抜き解る際に導電性
の引き抜き工具１８をスイツチングホール１６に
挿入すると、前述のとおりＡ入力は“０”レベル
となり、それによりＣ出力も“０”レベルとなつ
てＦ入力も“０”レベルとなる。従つて、論理回
路（）１５のフリツプフロツプFF３出力Ｑは
“１”となり、CPUは“HALT”状態となる。次
に挿抜対象パツケージ１２を引き抜くと、Ｃ出力
とバツクワイヤリングボード１１の間が離れるた
めにＦ入力はハイインピーダンス状態となる。Ｆ
入力はプルアツプされているために、“１”レベ
ルに固定され、フリツプフロツプFF３出力Ｑは
“０”となり、CPUが動作状態にもどる。
の引き抜き工具１８をスイツチングホール１６に
挿入すると、前述のとおりＡ入力は“０”レベル
となり、それによりＣ出力も“０”レベルとなつ
てＦ入力も“０”レベルとなる。従つて、論理回
路（）１５のフリツプフロツプFF３出力Ｑは
“１”となり、CPUは“HALT”状態となる。次
に挿抜対象パツケージ１２を引き抜くと、Ｃ出力
とバツクワイヤリングボード１１の間が離れるた
めにＦ入力はハイインピーダンス状態となる。Ｆ
入力はプルアツプされているために、“１”レベ
ルに固定され、フリツプフロツプFF３出力Ｑは
“０”となり、CPUが動作状態にもどる。
挿抜対象パツケージ１２を挿入する際には、導
電性挿入具１９をスイツチングガイドレール１７
にかけると、接地電位は信号線Ｄ、制御線２０を
介して論理回路（）１５のＦ入力に伝達され、
従つて、前述のとおりバツクワイヤリングボード
１１上で接続された論理回路（）１５のＦ入力
も“０”となる。従つて、論理回路（）１５の
フリツプフロツプFF３出力Ｑは“１”となり
CPUは“HALT”状態となる。次に挿抜対象パ
ツケージ１２を完全に挿入し挿入工具１９をスイ
ツチングガイドレール１７からはずすと論理回路
（）１５のＦ入力は“１”となる。従つて、論
理回路（）１５のFF3出力Ｑは“０”となり
CPU動作状態にもどる。
電性挿入具１９をスイツチングガイドレール１７
にかけると、接地電位は信号線Ｄ、制御線２０を
介して論理回路（）１５のＦ入力に伝達され、
従つて、前述のとおりバツクワイヤリングボード
１１上で接続された論理回路（）１５のＦ入力
も“０”となる。従つて、論理回路（）１５の
フリツプフロツプFF３出力Ｑは“１”となり
CPUは“HALT”状態となる。次に挿抜対象パ
ツケージ１２を完全に挿入し挿入工具１９をスイ
ツチングガイドレール１７からはずすと論理回路
（）１５のＦ入力は“１”となる。従つて、論
理回路（）１５のFF3出力Ｑは“０”となり
CPU動作状態にもどる。
以上の説明は挿抜対象パツケージ１枚に関する
ものであるが、挿抜対象パツケージが複数の場合
にはバツクワイヤリングボード１１上の制御線を
マルチ接続すれば良い。
ものであるが、挿抜対象パツケージが複数の場合
にはバツクワイヤリングボード１１上の制御線を
マルチ接続すれば良い。
発明の効果
以上説明したように、本発明によれば、電源投
入状態でパツケージを挿抜しても、CPUが一時
的にHALT状態となるために、誤動作が生じな
い。また、HALTスイツチをCPUパツケージに
設けるのではなく、引き抜き・挿入工具を使用す
ることでスイツチングを行つているために、保守
者の人為的ミスもないという効果が得られる。
入状態でパツケージを挿抜しても、CPUが一時
的にHALT状態となるために、誤動作が生じな
い。また、HALTスイツチをCPUパツケージに
設けるのではなく、引き抜き・挿入工具を使用す
ることでスイツチングを行つているために、保守
者の人為的ミスもないという効果が得られる。
第１図は本発明の一実施例を示す概略斜視図、
第２図１〜３は本発明の一実施例の動作を説明す
る為の図であり、そのうち、１は論理回路のブ
ロツク構成図、２は論理回路のブロツク構成
図、Ｃはバツクワイヤリングボードの正面図、第
３図は論理回路（）の動作タイムチヤート第４
図は従来の活線挿抜方式を示す斜視図である。 １０，４１……ユニツト、１１，４２……バツ
クワイヤリングボード、１２，４４……挿抜対象
パツケージ、１３，４５……CPUパツケージ、
１４，１５……論理回路，、１６……スイツ
チングホール、１７……スイツチングガイドレー
ル、１８，１９，４８，４９……引き抜き・挿入
工具、２０……制御線、２１……データバス、２
２……ピン、４３……電源パツケージ、４６……
ガイドレール、４７……引き抜き穴。
第２図１〜３は本発明の一実施例の動作を説明す
る為の図であり、そのうち、１は論理回路のブ
ロツク構成図、２は論理回路のブロツク構成
図、Ｃはバツクワイヤリングボードの正面図、第
３図は論理回路（）の動作タイムチヤート第４
図は従来の活線挿抜方式を示す斜視図である。 １０，４１……ユニツト、１１，４２……バツ
クワイヤリングボード、１２，４４……挿抜対象
パツケージ、１３，４５……CPUパツケージ、
１４，１５……論理回路，、１６……スイツ
チングホール、１７……スイツチングガイドレー
ル、１８，１９，４８，４９……引き抜き・挿入
工具、２０……制御線、２１……データバス、２
２……ピン、４３……電源パツケージ、４６……
ガイドレール、４７……引き抜き穴。
Claims (1)
- １ 複数の電子回路パツケージと、該複数の電子
回路パツケージを搭載するパツケージ搭載ユニツ
トと、前記パツケージ間の信号を伝達するための
バツクワイヤリングボードと、前記パツケージに
設けられ活線挿抜を実現するための論理回路と、
前記パツケージのうち挿抜対象パツケージに形成
されたスイツチング機能を有するパツケージ引き
ぬき用スイツチングホールと、前記ユニツトに形
成されたスイツチング機能を有するスイツチング
ガイドレールと、前記ホール及びガイドレールに
係合される導電性の引き抜き挿入工具とを有する
ことを特徴とした活線挿抜方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30592486A JPS63157497A (ja) | 1986-12-22 | 1986-12-22 | 活線挿抜方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30592486A JPS63157497A (ja) | 1986-12-22 | 1986-12-22 | 活線挿抜方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157497A JPS63157497A (ja) | 1988-06-30 |
| JPH0482200B2 true JPH0482200B2 (ja) | 1992-12-25 |
Family
ID=17950937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30592486A Granted JPS63157497A (ja) | 1986-12-22 | 1986-12-22 | 活線挿抜方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63157497A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434752A (en) * | 1993-10-27 | 1995-07-18 | International Business Machines Corporation | System and method for regulating staggered connection insertion timing |
-
1986
- 1986-12-22 JP JP30592486A patent/JPS63157497A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63157497A (ja) | 1988-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5636347A (en) | Computer card insertion detection circuit | |
| CA2022347A1 (en) | Computer system with modular upgrade capability | |
| EP0352934A3 (en) | Insertion and removal of a circuit device into a bus network | |
| TR200401999T4 (tr) | Veri sinyali işlem sistemi ve veri sinyali işme sisteminin distribüsyon tesisatı | |
| JPH0482200B2 (ja) | ||
| AU1017297A (en) | A drawer for automatically pluggable and unpluggable electronic cards, a drawer and a bay therefor, and a method of removing electronic cards | |
| JP2754429B2 (ja) | データラッチ制御方式 | |
| JPS63155796A (ja) | 電子装置 | |
| JPH0156405B2 (ja) | ||
| JPH09331174A (ja) | 複数のボードを連結して構成される電子回路パッケージ、及び装置 | |
| JPS63208109A (ja) | 電子回路基板 | |
| JP2690424B2 (ja) | プリント基板の接続コネクタ | |
| JP2738374B2 (ja) | 活線挿抜方式 | |
| JPH04284523A (ja) | 活線挿抜方式 | |
| JPH05324143A (ja) | トークンリング用通信カードの活線挿抜機構 | |
| US6377469B1 (en) | Housing having a back panel with conductive interconnects | |
| JPH07182074A (ja) | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 | |
| JPH04172512A (ja) | 活線挿抜方式 | |
| WO2005043968A1 (en) | Backplane having a wired coupling between card slots | |
| JPS6240796A (ja) | 活線插抜方式 | |
| JPS59101899A (ja) | プリント基板装置 | |
| JPS60150699A (ja) | 電子装置の電気的接続機構 | |
| JPH07200114A (ja) | バス回路装置 | |
| JPH04181411A (ja) | 電子部品挿抜方式 | |
| JPH1153074A (ja) | 活線挿抜方式 |