JPS63157497A - 活線挿抜方式 - Google Patents
活線挿抜方式Info
- Publication number
- JPS63157497A JPS63157497A JP30592486A JP30592486A JPS63157497A JP S63157497 A JPS63157497 A JP S63157497A JP 30592486 A JP30592486 A JP 30592486A JP 30592486 A JP30592486 A JP 30592486A JP S63157497 A JPS63157497 A JP S63157497A
- Authority
- JP
- Japan
- Prior art keywords
- package
- switching
- packages
- hot
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000013011 mating Effects 0.000 title 1
- 230000037431 insertion Effects 0.000 claims description 18
- 238000003780 insertion Methods 0.000 claims description 17
- 238000000605 extraction Methods 0.000 claims description 14
- 238000012966 insertion method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Hand Tools For Fitting Together And Separating, Or Other Hand Tools (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、活線挿抜方式に関する。
従来の技術
従来の活線挿抜方式を第４図に示す。第４図は。
複数の電子回路パッケージを搭載するユニット４１と、
パッケージ間の信号を伝達するためのバックワイヤリン
グボード４２と、複数の電子回路パッケージ４３．４４
．４５と、ガイドレール４６と、パッケージ引き抜き孔
４７と、引き抜き挿入工具４８．４９から構成される活
線挿抜方式である。挿抜パッケージ４４の引き抜き穴に
引き抜き工具４８を挿入し、Ｗ１ｇパッケージ４３のス
イッチは１４０ Ｎ ＩＩの状態で引き抜く、挿入の際
も同様に電源は“ＯＮ”の状態で、挿入工具４９をユニ
ット４１の前部にかけて挿入する。
パッケージ間の信号を伝達するためのバックワイヤリン
グボード４２と、複数の電子回路パッケージ４３．４４
．４５と、ガイドレール４６と、パッケージ引き抜き孔
４７と、引き抜き挿入工具４８．４９から構成される活
線挿抜方式である。挿抜パッケージ４４の引き抜き穴に
引き抜き工具４８を挿入し、Ｗ１ｇパッケージ４３のス
イッチは１４０ Ｎ ＩＩの状態で引き抜く、挿入の際
も同様に電源は“ＯＮ”の状態で、挿入工具４９をユニ
ット４１の前部にかけて挿入する。
発明が解決しようとする問題点
しかしながら、従来の活線挿抜方式は電源が“ＯＮ”状
態のまま挿抜を行うために、バックワイヤリングボード
上のデータバスにノイズが発生し。
態のまま挿抜を行うために、バックワイヤリングボード
上のデータバスにノイズが発生し。
中央処理（ＣＰＵ）パッケージ４５が、誤動作をする可
能性が大きいという欠点があった。
能性が大きいという欠点があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な活線挿抜方式を提供
することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な活線挿抜方式を提供
することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る活線挿抜方式は
、複数の電子回路パッケージと、該複数の電子回路パッ
ケージを搭載するパッケージ搭載ユニットと、前記パッ
ケージ間の信号を伝達するためのバックワイヤリングボ
ードと、前記パッケージに設けられ活線挿抜を実現する
ための論理回路と、前記パッケージのうち挿抜対象パッ
ケージに形成されたスイッチング機能を有するパッケー
ジ引きぬき用スイッチングホールと、前記ユニットに形
成されたスイッチング機能を有するスイッチングガイド
レールと、前記ホル及びガイドレールに係合される導電
性の引き抜き挿入工具とを具備して構成される。
、複数の電子回路パッケージと、該複数の電子回路パッ
ケージを搭載するパッケージ搭載ユニットと、前記パッ
ケージ間の信号を伝達するためのバックワイヤリングボ
ードと、前記パッケージに設けられ活線挿抜を実現する
ための論理回路と、前記パッケージのうち挿抜対象パッ
ケージに形成されたスイッチング機能を有するパッケー
ジ引きぬき用スイッチングホールと、前記ユニットに形
成されたスイッチング機能を有するスイッチングガイド
レールと、前記ホル及びガイドレールに係合される導電
性の引き抜き挿入工具とを具備して構成される。
実施例
次に本発明をその好ましい一実施例について図面を用い
て具体的に説明する。
て具体的に説明する。
第１図は本発明の一実施例を示す概略斜視図である。
第１図を参照するに、参照番号１０は複数の電子回路パ
ッケージを搭載するユニット、１１はパッケージ間の信
号を伝達するためのバックワイヤリングボード、 １２
は挿抜の対象パッケージ、１３は中央処理（ｃｐｕ）パ
ッケージ、１４．１５は活線挿抜を実現するためにパッ
ケージ１２．１３にそれぞれ設けられた論理回路！、ｎ
、１６はスイッチング機能を有するスイッチングホール
、１７はスイッチング機能を有するスイッチングガイド
レール、１８．１９は伝導性の引き抜き・挿入工具をそ
れぞれ示す。
ッケージを搭載するユニット、１１はパッケージ間の信
号を伝達するためのバックワイヤリングボード、 １２
は挿抜の対象パッケージ、１３は中央処理（ｃｐｕ）パ
ッケージ、１４．１５は活線挿抜を実現するためにパッ
ケージ１２．１３にそれぞれ設けられた論理回路！、ｎ
、１６はスイッチング機能を有するスイッチングホール
、１７はスイッチング機能を有するスイッチングガイド
レール、１８．１９は伝導性の引き抜き・挿入工具をそ
れぞれ示す。
次に動作原理について説明する。スイッチングホール１
６の一方は論理回路（１）１４のＡ入力で、他方はアー
スに接続されており、引き抜き工具１８を挿入すること
でＡ入力はアースと接続されパ０”レベル入力となる。
６の一方は論理回路（１）１４のＡ入力で、他方はアー
スに接続されており、引き抜き工具１８を挿入すること
でＡ入力はアースと接続されパ０”レベル入力となる。
スイッチングガイドレール１７の一方はアースに接続さ
れ他方はバックワイヤリングボード１１上の制御線２０
を介して論理回路（ｎ）１５のＦ入力と接続されており
、挿入工具■９をスイッチングガイドレール１７にかけ
るとＦ入力はアースと接続されてａｔ Ｏｎレベル入力
となる。
れ他方はバックワイヤリングボード１１上の制御線２０
を介して論理回路（ｎ）１５のＦ入力と接続されており
、挿入工具■９をスイッチングガイドレール１７にかけ
るとＦ入力はアースと接続されてａｔ Ｏｎレベル入力
となる。
通常は、挿抜対象パッケージ１２は挿入されたまま正常
動作を行っている。この状態では第２図（１）に示すと
おり、論理回路（Ｉ）１４のゲートの入力Ａはプルアッ
プされているために論理回路（１）１４の出力Ｃの値は
′１″となる。この出力Ｃは、第２図（３）に示すとお
り、バックワイヤリングボード１１上の制御ＩＸｏｏを
通り論理回路（ＩＩ）１５のＦ入力となる。第２図（２
）に示す論理回路（■）１５は、第３図に示された論理
回路■のタイムチャートに従い動作する。Ｆ入力が“１
″の場合にはＣＰｕは正常動作状態となる。
動作を行っている。この状態では第２図（１）に示すと
おり、論理回路（Ｉ）１４のゲートの入力Ａはプルアッ
プされているために論理回路（１）１４の出力Ｃの値は
′１″となる。この出力Ｃは、第２図（３）に示すとお
り、バックワイヤリングボード１１上の制御ＩＸｏｏを
通り論理回路（ＩＩ）１５のＦ入力となる。第２図（２
）に示す論理回路（■）１５は、第３図に示された論理
回路■のタイムチャートに従い動作する。Ｆ入力が“１
″の場合にはＣＰｕは正常動作状態となる。
挿抜対象パッケージ１２を抜き取る際に導電性の引き抜
き工具１８をスイッチングホール１６に挿入すると、前
述のとおりＡ入力は“０″レベルとなり、それによりＣ
出力も０”レベルとなってＦ入力もパ０”レベルとなる
。従って、論理回路（■）１５のフリップフロップＦＦ
３出力Ｑは′１”となり＋ ＣＰＵは“ＩＩ Ａ Ｌ
Ｔ ”状態となる。次に挿抜対象パッケージ１２を引き
抜くと、Ｃ出力とバックワイヤリングボード１１の間が
離れるためにＦ入力はハイインピーダンス状態となる。
き工具１８をスイッチングホール１６に挿入すると、前
述のとおりＡ入力は“０″レベルとなり、それによりＣ
出力も０”レベルとなってＦ入力もパ０”レベルとなる
。従って、論理回路（■）１５のフリップフロップＦＦ
３出力Ｑは′１”となり＋ ＣＰＵは“ＩＩ Ａ Ｌ
Ｔ ”状態となる。次に挿抜対象パッケージ１２を引き
抜くと、Ｃ出力とバックワイヤリングボード１１の間が
離れるためにＦ入力はハイインピーダンス状態となる。
Ｆ入力はプルアップされているために、′１”レベルに
固定され、フリップフロップＦＦ３出力Ｑはｌ（Ｏ１１
となり、ＣＰＵが動作状態にもどる。
固定され、フリップフロップＦＦ３出力Ｑはｌ（Ｏ１１
となり、ＣＰＵが動作状態にもどる。
挿抜対象パッケージ１２を挿入する際には、導電性挿入
工具１９をスイッチングガイドレール１７にかけると、
接地電位は信号線り、制御線２０を介して論理回路（■
）１５のＦ入力に伝達され、従って、前述のとおりバッ
クワイヤリングボード１１上で接続された論理回路（■
）１５のＦ入力も“０″となる。
工具１９をスイッチングガイドレール１７にかけると、
接地電位は信号線り、制御線２０を介して論理回路（■
）１５のＦ入力に伝達され、従って、前述のとおりバッ
クワイヤリングボード１１上で接続された論理回路（■
）１５のＦ入力も“０″となる。
従って、論理回路（ＩＩ’）１５のフリップフロップＦ
Ｆ３出力ＱはＪＪ Ｉ ＩＩとなりｃｐｕは“ＩＩＡＬ
Ｔ”状態となる。
Ｆ３出力ＱはＪＪ Ｉ ＩＩとなりｃｐｕは“ＩＩＡＬ
Ｔ”状態となる。
次に挿抜対象パッケージ１２を完全に挿入し挿入工具１
９をスイッチングガイドレール１７からはずすと論理回
路（ＩＩ）１５のＦ入力は“１″となる。従って、論理
回路（ＩＩ）１５のＦＦ３出力ＱはＩＩ Ｏ＃ｌとなり
ＣＰＵ動作状態にもどる。
９をスイッチングガイドレール１７からはずすと論理回
路（ＩＩ）１５のＦ入力は“１″となる。従って、論理
回路（ＩＩ）１５のＦＦ３出力ＱはＩＩ Ｏ＃ｌとなり
ＣＰＵ動作状態にもどる。
以上の説明は挿抜対象パッケージ１枚に関するものであ
るが、挿抜対象パッケージが複数の場合にはバックワイ
ヤリングボード１１上の制御線をマルチ接続すれば良い
。
るが、挿抜対象パッケージが複数の場合にはバックワイ
ヤリングボード１１上の制御線をマルチ接続すれば良い
。
発明の詳細
な説明したように１本発明によれば、電源投入状態でパ
ッケージを挿抜しても、 ｃｐｕが一時的にｌｌＡｌ、
Ｔ状態となるために、誤動作が生じない。また、ＩＩ
Ａ Ｌ ＴスイッチをＣＰｕパッケージに設けるのでは
なく、引き抜き・挿入工具を使用することでスイッチン
グを行っているために、保守者の人為的ミスもないとい
う効果が得られる。
ッケージを挿抜しても、 ｃｐｕが一時的にｌｌＡｌ、
Ｔ状態となるために、誤動作が生じない。また、ＩＩ
Ａ Ｌ ＴスイッチをＣＰｕパッケージに設けるのでは
なく、引き抜き・挿入工具を使用することでスイッチン
グを行っているために、保守者の人為的ミスもないとい
う効果が得られる。
第１図は本発明の一実施例を示す概略斜視図。
第２図（１）〜（３）は本発明の一実施例の動作を説明
する為の図であり、そのうち、（１）は論理回路Ｉのブ
ロック構成図、（２）は論理回路■のブロック構成図、
（Ｃ）はバックワイヤリングボードの正面図、第３図は
論理回路（■）の動作タイムチャート第４図は従来の活
線挿抜方式を示す斜視図である。 １０、４１． 、 、ユニット、１１．４２． 、 、
バックワイヤリングボード、１２．４４． 、 、挿抜
対象パッケージ、１３．４５． 、 、 ＣＰＵパッケ
ージ、 １４．１５． 、 。 論理回路！、■、１６． 、 、スイッチングホール、
１７０． 、スイッチングガイドレール、１８．１９．
４８．４９、 、 、引き抜き・挿入工具、２０． 、
、制御線。 ２１、 、 、データバス、 ２２． 、 、ビン、４
３． 、 、電源パッケージ、 ４６． 、 、ガイド
レール、 ４７． 、 。 引き抜き穴
する為の図であり、そのうち、（１）は論理回路Ｉのブ
ロック構成図、（２）は論理回路■のブロック構成図、
（Ｃ）はバックワイヤリングボードの正面図、第３図は
論理回路（■）の動作タイムチャート第４図は従来の活
線挿抜方式を示す斜視図である。 １０、４１． 、 、ユニット、１１．４２． 、 、
バックワイヤリングボード、１２．４４． 、 、挿抜
対象パッケージ、１３．４５． 、 、 ＣＰＵパッケ
ージ、 １４．１５． 、 。 論理回路！、■、１６． 、 、スイッチングホール、
１７０． 、スイッチングガイドレール、１８．１９．
４８．４９、 、 、引き抜き・挿入工具、２０． 、
、制御線。 ２１、 、 、データバス、 ２２． 、 、ビン、４
３． 、 、電源パッケージ、 ４６． 、 、ガイド
レール、 ４７． 、 。 引き抜き穴
Claims (1)
- 複数の電子回路パッケージと、該複数の電子回路パッ
ケージを搭載するパッケージ搭載ユニットと、前記パッ
ケージ間の信号を伝達するためのバックワイヤリングボ
ードと、前記パッケージに設けられ活線挿抜を実現する
ための論理回路と、前記パッケージのうち挿抜対象パッ
ケージに形成されたスイッチング機能を有するパッケー
ジ引きぬき用スイッチングホールと、前記ユニットに形
成されたスイッチング機能を有するスイッチングガイド
レールと、前記ホル及びガイドレールに係合される導電
性の引き抜き挿入工具とを有することを特徴とした活線
挿抜方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30592486A JPS63157497A (ja) | 1986-12-22 | 1986-12-22 | 活線挿抜方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30592486A JPS63157497A (ja) | 1986-12-22 | 1986-12-22 | 活線挿抜方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157497A true JPS63157497A (ja) | 1988-06-30 |
| JPH0482200B2 JPH0482200B2 (ja) | 1992-12-25 |
Family
ID=17950937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30592486A Granted JPS63157497A (ja) | 1986-12-22 | 1986-12-22 | 活線挿抜方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63157497A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201410A (ja) * | 1993-10-27 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | スタッガ接続挿入タイミングの調整方法と装置 |
-
1986
- 1986-12-22 JP JP30592486A patent/JPS63157497A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201410A (ja) * | 1993-10-27 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | スタッガ接続挿入タイミングの調整方法と装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0482200B2 (ja) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5636347A (en) | Computer card insertion detection circuit | |
| US5584030A (en) | Method and apparatus for live insertion and removal of electronic sub-assemblies | |
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| EP0352934A3 (en) | Insertion and removal of a circuit device into a bus network | |
| US7000054B2 (en) | Switch for an electronic apparatus | |
| JPS63157497A (ja) | 活線挿抜方式 | |
| KR970060587A (ko) | 자동 플러그 접속 및 분리 가능한 전자 카드용 드로어, 드로어와 그 베이, 및 전자 카드 제거 방법 | |
| JPS5847726B2 (ja) | プリント配線板装置 | |
| JPS63155796A (ja) | 電子装置 | |
| JPS581446B2 (ja) | インタ−フエ−スカイロブジツソウホウ | |
| JPS63208109A (ja) | 電子回路基板 | |
| JP2884666B2 (ja) | 活線挿抜方式 | |
| JP3335171B2 (ja) | 電子装置 | |
| JPS581445B2 (ja) | カイロトウサイヨウカ−ドジツソウホウ | |
| JPH05304377A (ja) | 電子回路パッケージの活線挿抜回路 | |
| JPH1153074A (ja) | 活線挿抜方式 | |
| JPH05324143A (ja) | トークンリング用通信カードの活線挿抜機構 | |
| JP2690424B2 (ja) | プリント基板の接続コネクタ | |
| JPH05291772A (ja) | プリント基板接続装置 | |
| JPH0156405B2 (ja) | ||
| JP2980454B2 (ja) | 状態保護方式 | |
| JPH04172512A (ja) | 活線挿抜方式 | |
| JPS61134826A (ja) | バスライン装置 | |
| JPH11305890A (ja) | 活線挿抜装置 | |
| JPH04284523A (ja) | 活線挿抜方式 |