JPH0483370A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0483370A
JPH0483370A JP2197045A JP19704590A JPH0483370A JP H0483370 A JPH0483370 A JP H0483370A JP 2197045 A JP2197045 A JP 2197045A JP 19704590 A JP19704590 A JP 19704590A JP H0483370 A JPH0483370 A JP H0483370A
Authority
JP
Japan
Prior art keywords
base
glass
group
melting point
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2197045A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Kazuo Yamazaki
和夫 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2197045A priority Critical patent/JPH0483370A/ja
Publication of JPH0483370A publication Critical patent/JPH0483370A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術、特に、低融点ガラス
による気密封止パッケージの形成技術に関し、例えば、
低融点ガラスにより封着される気密封止パッケージを備
えている半導体集積回路装置(以下、ICという、)の
製造に利用して有効な技術に関する。
〔従来の技術〕
気密封止パッケージを備えているICの製造方法として
、セラミックから形成されたベースまたはキャップに低
融点ガラスをスクリーン印刷により塗布するとともに、
これをガラスの軟化温度付近(約400℃)にて仮焼付
けすることにより、低融点ガラス層を予め形成しておき
、ベースに半導体ベレット(以下、ベレットという、)
やリードフレーム等を組み付けた後、ベースとキャップ
とを合わせるとともに、合わせ面間にリードフレームを
挟み込んだ状態で、高温度(440°C以上)に加熱処
理することにより、前記低融点ガラス層を溶融固化させ
て封着部を形成し、この封着部によりベースとキャップ
との接合面間を封着させるようにした方法、がある。
なお、低融点ガラスを用いたリード線のガラス気密封止
方法を述べである例として、特開昭53−90867号
公報がある。
また、気密封止パッケージを備えているICを述べであ
る例としては、株式会社工業調査会発行「電子材料19
87年11月号別冊」昭和62年11月発行 PL38
〜P145、がある。
〔発明が解決しようとする課題〕
このような低融点ガラスを用いた気密封止パッケージを
備えている半導体装置の製造方法においては、封着材料
として低融点ガラスが使用されているため、リードフレ
ーム取り付は工程や、ベレットポンディング工程および
パッケージ成形工程等の各工程を経る毎に、低融点ガラ
スが熔融ないしは軟化することにより、リードが沈み込
んだり、位置ずれを起こし、その結果、リードの高さ方
向およびピッチ方向についての位置精度が低下するとい
う問題点があることが、本発明者によって明らかにされ
た。
本発明の第1の目的は、リードの位置精度の低下を防止
することができる半導体装置の製造技術を提供すること
にある。
ところで、ガラス封着部が形成される原、低融点ガラス
が溶融し、キャビティー内と外部雰囲気とが遮断された
後も、パッケージ全体は加熱されるため、キャビティー
内に残留する気体が加熱により膨張することにより、溶
融したガラスの一部を押しのけて気体が外部へ逃げ、所
謂ブローホールが形成されてしまう。
本発明の第2の目的は、このブローホールの発生を防止
することができる半導体装置の製造技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、電子回路が作り込まれている半導体ペレット
と、この半導体ペレットに電気的に接続され、前記電子
回路を外部に取り出す複数本のリードと、半導体ペレッ
トおよびリードのインナ部群を気密封止するパッケージ
とを備えており、このパッケージは前記半導体ペレット
が組み付けられているベースと、このベースに半導体ペ
レットを被覆するように被せられているキャップと、低
融点ガラスが用いられてベースとキャップとの合わせ面
間に形成され、ベースとキャップとを封着しており、前
記リード群が貫通されているガラス封着部とを備えてい
る半導体装置において、前記ベースおよびキャップのう
ち少な(とも−方における前記ガラス封着部に凸部が他
方の対向面に向けて突設されており、この凸部に前記リ
ード群が当接されて支持されていることを特徴とする。
また、前記半導体装置についての製造方法であって・ ベースおよびキャップの少なくとも一方におけるガラス
封着部に対応する領域に凸部が突設される工程と、 ベースおよびキャップの両方におけるガラス封着部に対
応する領域に低融点ガラスがそれぞれ塗布される工程と
、 ベースとキャップとが前記リード群を挟み込むように配
されて合わされるとともに、低融点ガラス以上の温度に
加熱され、ガラス封着部が形成されるとともに、前記凸
部に前記リード群が当接される工程と、 を備えているこ、とを特徴とする。
〔作用〕
前記した手段によれば、ガラス封着部形成工程において
、ベースおよびキャップの少なくとも一方に凸部が突設
されているため、低融点ガラスが溶融した状態において
、リード群は凸部上に支えられた状態になる。したがっ
て、リード群は凸部により位置規制された状態になるた
め、気密封止パッケージに対して適正な位置精度を維持
することになる。
他方、ガラス封着部は低融点ガラスが溶融固化すること
により、適正に成形されるため、品質および信頼性の良
好な気密封止パッケージが製造されることになる。
また、ガラス封着部の内部に凸部が突設されることによ
り、ガラス封着部の厚みが部分的に狭くなるように構成
されていると、ブローホールの突き抜けが直接的に阻止
されるとともに、低融点ガラスの表面張力が高められる
ため、ブローホールの封着部への深い進入が防止される
ことになる。
〔実施例〕
第1図は本発明の一実施例である気密封止パッケージを
備えている1cを示す縦断面図、第2図以降は本発明の
一実施例であるそのICの製造方法を示す各説明図であ
る。
本実施例において、本発明に係る半導体装置1表面実装
形の気密封止パッケージを備えているICの一例である
フラット・パッケージ・オプ・ガラスIC(以下、FP
G・ICという、)として構成されている。
このFPG・IC26における気密封止パッケージ25
は、半導体ペレット(以下、ペレットという、)22が
金−シリコン共晶層からなるボンディング層21により
接合されたベース11と、ベースに被着されるキャップ
17とがその合わせ面間に低融点ガラスからなる封着部
24により封着されることにより構成されている。気密
封止パッケージ25の内部にはリード9群がベースとキ
ャップとの合わせ面間のガラス封着部24を貫通するよ
うにして挿入されており、このリード群は後述するよう
に多連リードフレームが用いられて形成されている。パ
ッケージ25の内部において、各リードとペレットの各
電極との間にはワイヤ23がその両端部をボンディング
されて橋絡されており、パッケージ25の外部において
、リード群は同一長さの直線形状に成形されている。
そして、このガラス封着部24におけるベース11の合
わせ面には正方形枠形状の凸部16がキャップ17側に
向けて突設されており、この凸部16上にリード9群が
当接されて下側から支持された状態になっている。この
ように構成されているFPG・IC26は、次のような
製造方法により製造されている。
以下、本発明の一実施例であるこのFPG・ICの製造
方法を説明する。この説明により、前記FPG・ICに
ついての構成の詳細が明らかにされる。
本実施例において、FPG−ICの製造方法には、第2
図に示されている多連リードフレーム1が使用されてい
る。この多連リードフレーム1は4270イ等のような
鉄系(鉄またはその合金)材料からなる薄板が用いられ
て、打ち抜きプレス加工またはエツチング加工等のよう
な適当な手段により一体成形されており、この多連リー
ドフレームlには複数の単位リードフレーム2が横方向
に1列に並設されている。但し、図面では一単位のみが
図示されている(以下、同じ、)。
単位リードフレーム2は位置決め孔3aが開設されてい
る外枠3を一対備えており、両外枠3は所定の間隔で平
行にそれぞれ延設されている。隣り合う単位リードフレ
ーム2.2間には一対のセクション枠4が両外枠3.3
間に互いに平行で外枠に直行するように配されて一体的
に架設されており、これら外枠、セクション枠により形
成される略正方形の枠体内に単位リードフレーム2が構
成されている。
各単位リードフレーム2において、外枠3およびセクシ
ョン枠4の各接続部には略正方形形状に形成されている
タイバー支持部5が、それぞれ径方向内向きに配されて
一体的に突設されており、各タイバー支持部5は内側角
部が略45度に切り欠かれている。各タイバー支持部5
にはスリット6が切欠部の傾斜面に沿うように配されて
それぞれ1験されており、このスリット6によりその内
側にはタイバー吊り部材7がアーチ形状に形成されてい
る。各タイバー吊り部材7の内側には4本のタイバー8
が、前記外枠3とセフシロン枠4とにより形成される枠
体と同心的な略正方形の枠形状になるようにそれぞれ配
設されており、これらタイバー8はその両端においてタ
イバー吊り部材7に略45度の角度で接続されることに
より、これらに吊持されている。そして、隣り合うタイ
バー8.8は略90度の角度で交差するようになってい
る。
これらタイバー8には複数本のり一ド9が長手方向に等
間隔に配されて、互いに平行で、タイバー8と直交する
ように一体的にそれぞれ突設されている。各リード9の
内側端部は先端が正方形形状に整列するように配設され
ることにより、インナ部9aをそれぞれ構成しており、
インナ部9aの先端部表面には後述するワイヤポンディ
ングのボンダビリティ−を高めるためのアルミニュウム
被膜(図示せず)が蒸着等のような適当な手段により被
着されている。他方、各リード9のアウタ部9bをそれ
ぞれ構成する外側端部は、外枠3およびセクション枠4
がら離間されて切り離されている。
本実施例において、前記FPG・■cについての製造方
法には、第3図および第4図に示されているベース11
が使用されており、ベース11は後記するキャップと協
働して気密封止パッケージを形成し得るように構成され
ている。このベース11は本体12を備えており、本体
12はアルミナ(A 1 * Ox )を主成分とする
セラミックが用いられて、平面形状が略正方形の平盤形
状に形成されている。本体12のキャップとの合わせ面
になる一平面(以下、合わせ面または上面ということが
ある。)上にはキャビティー凹所13aが同心的に配さ
れて、平面形状が正方形の富み形状で、かつ、一定深さ
になるように一体的に形成されている。キャビティー凹
所13aの底面にはポンディング床1−4が中央部に配
されて、ペレットよりも若干大きめの形状になるように
被着されており、このポンディング床14は金(Au)
等が用いられて蒸着法等のような適当な手段によりメタ
ライズされている。
ベース本体12の上面におけるキャビティー凹所13a
の外方には、一対の凸部16a、16bが一体的にそれ
ぞれ突設されている0両凸部16a、16bは大小径の
正方形枠形状にそれぞれ形成されており、互いに適当な
間隔を置いてキャビティー凹所13aに同心的にそれぞ
れ配設されている。また、両凸部16a、16bは断面
形状が略正三角形形状に形成されており、その−辺がベ
ース本体12の上面に接するように、がっ、同一高さに
なるように配されて突設されている。
ベース本体120合わせ面におけるキャビティー凹所1
3aの外方には、低融点ガラス層15が凸部16a、1
6bの高さ以上になる厚さで、がっ、250〜300u
m程度の厚さをもって均一に被着されており、この低融
点ガラス層15は正方形枠形状に形成されることにより
キャビティー凹所13aを完全に取り囲むようになって
いる。
低融点ガラス層15は、約400 ’Cの融点で、がつ
、約435℃の作業温度を有し、次のような組成を有す
る非結晶ガラスが使用されて構成されている。すなわち
、重量比で、PbOが約51%、SnO,が約22%、
Sin、が約5%、ZnOが約12%、の非結晶ガラス
、である、また、低融点ガラス層15はこのような非結
晶ガラス材料が使用されているペーストがベース本体1
2の合わせ面上にスクリーン印刷等のような適当な手段
により塗布された後、加熱炉において440℃以上に加
熱されて焼成されることにより、ベース本体12上に被
着されている。このように、低融点ガラス層I5は予め
440℃以上の温度で焼成されることにより、ベース本
体12のセラミック表面と完全にかつ強力に接着した状
態になっている。
他方、第5図および第6図に示されているように、ベー
ス11と協働して気密封止パッケージを形成するキャッ
プ17は本体1日を備えており、このキャップ本体18
はベース本体12と路間−の正方形平盤形状に形成され
ている。キャップ本体18におけるベース11との合わ
せ面(以下、下面ということがある。)上には、キャビ
ティー凹所13bが同心的に配されて、ベース側のキャ
ビティー凹所13aに対して大きめの相似形状の窪み形
状で、一定深さになるように一体的に形成されている。
キャップ本体18の合わせ面におけるキャビティー凹所
13bの外方には、低融点ガラス層19が、ベース側の
低融点ガラス層15と同一の材料が用いられるとともに
、予め、焼成されることにより被着されている。すなわ
ち、このキャップ側低融点ガラス層19は、前記ベース
側低融点ガラス層15と同質の非結晶ガラス材料が使用
されているペーストがキャップ本体18の合わせ面上に
スクリーン印刷等のような適当な手段により塗布された
後、加熱炉において、440’C以上に加熱されて焼成
されることにより、予め、キャップ本体18上に被着さ
れている。
前記のように構成されたベース11は前記構成に係る多
連リードフレーム1に各単位リードフレーム2毎に、第
7図および第8図に示されているようにそれぞれ組み付
けられる。すなわち、各ベース11はその低融点ガラス
層15が、単位リードフレーム2におけるアルミニウム
被膜が被着されていない側の平面(以下、下面というこ
とがある。)に当接するように向けられるとともに、キ
ャビティー凹所13aの開口縁がリードのインナ部9a
の先端群と整合するように配されてそれぞれセットされ
る。
このベース11群のセット状態が維持されながら、多連
リードフレーム1が低融点ガラスの作業温度である約4
35℃の温度下の加熱炉を通されることにより、低融点
ガラス層15が溶融された後、固化される。これに伴っ
て、低融点ガラス層15上には単位リードフレーム2に
おけるインナ部9a群が両凸部16a、16b間に架橋
されて機械的に固定された状態になる。この両凸部16
a、16bによるリード9群の固定状態は、凸部16a
、16bが機械的強度を有するため、下から確実に支え
られた状態になっている。
このとき、第8図に示されているように、多連リードフ
レーム1上に重なり20が裁置されることにより、適当
な荷重が加えられると、低融点ガラス層15が溶融した
時に、リード9群が強制的に沈み込まれるため、リード
9群は凸部16a、16bに確実に当接されることにな
る。リード9群が凸部16a、16bに確実に当接され
ると、リード群9のベース11に対する位置精度は凸部
16a、、16bにより予め規定された寸法に正確に合
致されることになる。
このようにして、各単位リードフレーム2毎にベース1
1が組み付けられた多連リードフレーム1には各単位リ
ードフレーム2毎にペレット・ボンディング作業、続い
て、ワイヤ・ボンディング作業が実施される。このボン
ディング作業は多連リードフレーム1が横方向にピッチ
送りされることにより、各単位リードフレーム2毎に順
次実施される。
このボンディング作業により、第9図および第10図に
示されているように、前工程においてバイポーラ形の集
積回路等の電子回路が作り込まれた半導体集積回路素子
としてのベレット22は、各単位リードフレーム2にお
けるベース11のボンディング床14に金箔を介して当
接されるとともに、420℃〜430 ”Cの作業温度
下でこすり付けられることにより形成される金−シリコ
ン共晶ホンディング層21によって固着される。このと
き、単位リードフレーム2におけるリード9群は凸部1
6a、16bによって機械的に支持されているため、低
融点ガラス層15が溶融しても沈み込むことがない、し
たがって、リード9群しよベース本体12に対して初期
の位置精度力(維持されることになる。
そして、ベース11にボンディングされたペレット22
の電極パッドと、各単位リードフレーム2におけるリー
ド9のインナ部9aとの間に番よアルミニウム系材料か
らなるワイヤ23力く、ボンディング工具としてウェッ
ジが使用されて0る超音波式ワイヤボンディング装置(
所謂、USポンダ)が使用されることにより、その両端
部をそれぞれボンディングされて橋絡される。このとき
も、リード9群の初期の精度は維持される。これにより
、ペレット22に作り込まれている集積回路器よ、電極
パッド、ワイヤ23、リード9のインナ部9aおよびア
ウタ部9bを介して電気的に外部に弓1き出されること
になる。
このようにして、各単位リードフレーム2毎番こベース
11が組み付けられ、かつ、ペレットボンディング作業
およびワイヤボンディング作業が順次実施された多連り
Jドフレーム1には、第11図および第12図に示され
ている気密封止)<ツケージ25を形成するための封着
処理作業が実施される。
すなわち、第11図および第12図に示されているよう
に、キャップ17はその低融点ガラス層19が単位リー
ドフレーム2におけるベース11とは反対側の上面に当
接するように向けられて(するとともに、当該ベース1
1と整合するように被せられてセットされる。このセ・
ント状態が維持されつつ、ベース11とキャップ17と
の間に適度な合わせ力を加えられながら、多連リードフ
レーム1が低融点ガラス層15および19の作業温度で
ある約435°Cの加熱炉を通されると、ベース11と
キャップ17との低融点ガラス層15.19が溶融され
ることによって低融点ガラス層からなる封着部24が形
成される。その結果、ベース11とキャップ17との合
わせ面同士がガラス封着部24により封着され、キャビ
ティー13内を気密封止するパッケージ25が形成され
る。
このとき、ガラス封着部24を形成するための加熱温度
は、低融点ガラス層15および19が軟化する温度、す
なわち、435℃以下に設定されている。したがって、
気密封止パッケージ25のベース11に既に組み付けら
れているペレット22およびワイヤ23等の内部構成部
分に加わる熱ストレスによる悪影響は抑制されることに
なる。
また、凸部16a、16bは軟化することはないため、
リード9群はこの凸部16a、16bによって初期の位
置精度を維持したまま支持されることになる。
他方、低融点ガラス層15および19同士においては、
それが軟化温度程度に達することにより、確実なガラス
封着部24が安定的に形成されることになる。このとき
、ガラス封着部24の内部に凸部16a、16bが突設
されることにより、ガラス封着部24の厚みが部分的に
狭くなるように構成されていると、ブローホールの突き
抜けが直接的に阻止されるとともに、溶融した低融点ガ
ラスの表面張力が高められるため、ブローホールのガラ
ス封着部24への深い進入が防止されることになる。
ところで、低融点ガラス層とセラミック表面との間にお
いては、ガラスの軟化温度程度では低融点ガラス層とセ
ラミック表面との接着は不確実ないしは不安定的な状態
になる。このため、気密封止性能が低下し、製品の品質
および信軌性が低下することになる。
しかし、本実施例においては、前述した通り、ベース1
1にペレット22が搭載される前に、低融点ガラス層1
5および19が440″C以上に加熱されることにより
、ベース本体12およびキャップ本体1Bの表面にそれ
ぞれ完全に接着されているため、この封着工程における
加熱温度が軟化温度程度であっても、ベース本体12お
よびキャップ本体18の表面とガラス封着部24との間
の接着状態は安全かつ強力で、しかも、安定的に確保さ
れることになる。
前述したようにしてガラス封着部24が形成され、気密
封止パッケージ25が成形された多連リードフレーム1
は、はんだめっき処理工程において、全体的にはんだめ
っき被膜を被着される作業が実施される(1示せず)。
その後、めっき被膜を被着された多連リードフレーム1
は、リード切断成形工程において各単位リードフレーム
毎に順次、タイバー8を切り落されるとともに、各リー
ド9のアウタ部9bを所定長さの直線形状に成形される
(図示せず)。このようにして、第1図に示されている
前記FPG・IC26が製造゛されたことになる。
前記実施例によれば次の効果が得られる。
(1)  ベース上面におけるガラス封着部に対応する
領域に凸部を突設することにより、ガラス封着部形成工
程において、低融点ガラスが溶融した状態にあって、リ
ード群は凸部上に支えられた状態になるため、リード群
をして凸部によって規定された位置精度を維持させるこ
とができ、他方、ガラス封着部は低融点ガラスを溶融固
化させることにより、適正に成形させることができる。
(2)ガラス封着部を有する気密封止パッケージの形成
工程等において、リード群の位置精度を維持することに
より、リード群の気密封止パッケージに対しての高さ方
向およびピッチ方向についての位置精度を高めることが
できるため、ガラス封着部による気密封止パッケージの
品質および信頼性を高めることができる。
(3)  ベレットがベースに組み付けられる前に、ベ
ースおよびキャップに形成された低融点ガラス層を融点
以上に加熱しておくことにより、予め、低融点ガラス層
とベースおよびキャップ表面とを完全、かつ、安定的に
接着させておくことができるため、封着工程における加
熱温度を低く設定することにより、所期の封着性能を確
保しながら、ベースに組み付けられたベレットに対する
熱ストレスを抑制することができ、ガラス封着部による
気密封止パッケージの品質および信頼性を高めることが
できる。
(4)  ガラス封着部の内部に凸部を突設することに
より、ブローホールが深く進入するのを防止することが
できるため、気密封止パッケージ封止代をきわめて小さ
くでき、高密度実装可能な小型パッケージが提供できる
とともに、封止信頼性を向上することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、凸部はリード9群を機械的に支持すればよいた
め、第13図に示されているように、ベース11および
キャップ17の少なくとも一方には、断続した凸部16
c、16dを突設してもよい。
また、第14図に示されているように、ベース11およ
びキャップ17の両方に凸部16e、16fおよび16
g、16hをそれぞれ突設してもよい。この実施例によ
れば、リード9群の高さ位置精度を上下方向の両方につ
いて確保することができる。
また、ベースおよびキャップを形成するための材料とし
ては、アルミナセラミックに限らず、ムライト、窒化ア
ルミニウム、炭化シリコンセラミック、さらには、エポ
キシ樹脂等々を使用してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるFPG−IC,およ
びその製造方法に適用した場合について説明したが、そ
れに限定されるものではなく、低融点ガラス封着部によ
る気密封止パンケージを備えている他のIC等のような
半導体装置全般に適用することができる。
〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
ベースおよびキャップの少なくとも一方の合わせ面にお
けるガラス封着部に対応する領域に凸部を突設すること
により、ガラス封着部形成工程において、低融点ガラス
が溶融した状態にあって、リード群は凸部上に支えられ
た状態になるため、リード群をして凸部によって規定さ
れた位置精度を維持させることができ、他方、ガラス封
着部は低融点ガラスを溶融固化させることにより、適正
に成形させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるFPG−ICを示す一
部切断正面図、 第2図以降は本発明の一実施例であるFPC,・Icの
製造方法を示すものであり、第2図はそれに使用される
多連リードフレームを示す一部省略平面図、 第3図および第4図は同じくベースを示す平面図および
正面断面図、 第5図および第6図は同じくキャップを示す底面図およ
び正面断面図、 第7図および第8図はベースとリードフレームとの組付
後を示す一部省略平面図および正面断面図、 第9図および第10図はベレットおよびワイヤボンディ
ング後を示す一部省略平面図および正面断面図、 第11図および第12図は気密封止形パッケージ成形後
の多連リードフレームを示す一部省略一部切断平面図お
よび正面断面図、である。 第13図は本発明の実施例2を示す一部切断平面図であ
る。 第14図は本発明の実施例3を示す一部切断正面図であ
る。 1・・・多連リードフレーム、2・・・単位リードフレ
ーム、3・・・外枠、4・・・セクション枠、5・・・
タイバー支持部、6・・・スリット、7・・・タイバー
吊り部材、8・・・タイバー、9・・・リード、9a・
・・インナ部、9b・・・アウタ部、1!・・・ベース
、12・・・ベース木本13a、13b・・・キャビテ
ィー凹所、13・・・キャビティー 14・・・ボンデ
ィング床、15・・・低融点ガラス層、16a〜16h
・・・凸部、17・・・キャップ、18・・・キャップ
本体、19・・・低融点ガラス層、20・・・重なり、
21・−・ボンディング層、22・・・ペレット、23
・・・ワイヤ、24・・・ガラス封着部、25・・・気
密封止パッケージ、26・・・FPG・IC(半導体装
置)。

Claims (1)

  1. 【特許請求の範囲】 1、電子回路が作り込まれている半導体ペレットと、こ
    の半導体ペレットに電気的に接続され、前記電子回路を
    外部に取り出す複数本のリードと、半導体ペレットおよ
    びリードのインナ部群を気密封止するパッケージとを備
    えており、このパッケージは前記半導体ペレットが組み
    付けられているベースと、このベースに半導体ペレット
    を被覆するように被せられているキャップと、低融点ガ
    ラスが用いられてベースとキャップとの合わせ面間に形
    成され、ベースとキャップとを封着しており、前記リー
    ド群が貫通されているガラス封着部とを備えている半導
    体装置において、 前記ベースおよびキャップのうち少なくとも一方におけ
    る前記ガラス封着部に凸部が他方の対向面に向けて突設
    されており、この凸部に前記リード群が当接されて支持
    されていることを特徴とする半導体装置。 2、前記凸部が一連に連続する環状に形成されているこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    。 3、特許請求の範囲第1項記載の半導体装置の製造方法
    であって、 ベースおよびキャップの少なくとも一方におけるガラス
    封着部に対応する領域に凸部が突設される工程と、 ベースおよびキャップの両方におけるガラス封着部に対
    応する領域に低融点ガラスがそれぞれ塗布される工程と
    、 ベースとキャップとが前記リード群を挟み込むように配
    されて合わされるとともに、低融点ガラス以上の温度に
    加熱され、ガラス封着部が形成されるとともに、前記凸
    部に前記リード群が当接される工程と、 を備えていることを特徴とする半導体の製造方法。
JP2197045A 1990-07-25 1990-07-25 半導体装置およびその製造方法 Pending JPH0483370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2197045A JPH0483370A (ja) 1990-07-25 1990-07-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2197045A JPH0483370A (ja) 1990-07-25 1990-07-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0483370A true JPH0483370A (ja) 1992-03-17

Family

ID=16367800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2197045A Pending JPH0483370A (ja) 1990-07-25 1990-07-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0483370A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955465A (ja) * 1995-08-16 1997-02-25 Nec Corp リードフレーム
JP2003535663A (ja) * 2000-06-19 2003-12-02 スノウボリューション リミテッド 回転式スキースロープ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955465A (ja) * 1995-08-16 1997-02-25 Nec Corp リードフレーム
JP2003535663A (ja) * 2000-06-19 2003-12-02 スノウボリューション リミテッド 回転式スキースロープ

Similar Documents

Publication Publication Date Title
JP3526731B2 (ja) 半導体装置およびその製造方法
JP2003273279A (ja) 半導体装置およびその製造方法
EP0090566B1 (en) Semiconductor device package
US6879027B2 (en) Semiconductor device having bumps
JPH0483370A (ja) 半導体装置およびその製造方法
JPS62241355A (ja) 半導体装置
US6331738B1 (en) Semiconductor device having a BGA structure
JP3449268B2 (ja) 半導体圧力センサ
EP0711104B1 (en) Semiconductor device and method for making same
JPH0483364A (ja) 半導体装置およびその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPS634632A (ja) 半導体装置
JP2522503B2 (ja) 半導体装置
JPH10150127A (ja) 半導体装置およびその製造方法
JPS63311732A (ja) 半導体素子の実装方法
JPH08250545A (ja) 半導体装置およびその製造方法
JPH0366150A (ja) 半導体集積回路装置
JPH02202042A (ja) 樹脂封止型半導体装置
JP3257266B2 (ja) 半導体装置
JPH01175759A (ja) 半導体装置の製造方法
JPH0382067A (ja) 樹脂封止型半導体装置
JPS63308944A (ja) 半導体装置
JPH0210861A (ja) 半導体装置およびその製造方法
JPS61253840A (ja) 半導体装置
JPH10284647A (ja) Icパッケージ