JPH0483414A - ラッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ入力信号の論理レベルを正転または反
転する機能を有するラッチ回路に関する。

〔従来の技術〕

ディジタル演算回路で加減算を行なう場合、データ入力
信号の論理レベルを正転または反転してラッチする機能
が必要となる。従来、このような用途に用いられるラッ
チ回路としては、第３図および第４図に示す回路構成が
よく知られている。

第３図に示すラッチ回路は、互いに逆相関係にあるタイ
ミング信号１０８．１０９により駆動されるラッチ回路
１１０と、選択信号１０３によりデータ入力信号１０１
を正転または反転操作するだめの排他的否定論理和回路
１０４から構成されている。第３図の回路構成において
、選択信号１０３が「０」の時はデータ入力信号１０１
の反転論理レベルがラッチされ、選択信号１０３が「１
」の時にはデータ入力信号１０１の正転論理レベルがラ
ッチされる。また、第４図に示す回路構成のラッチ回路
では、制御信号１１７（逆相信号１１８）および１１９
（逆相信号１２０）により選択的にクロックドインバー
タ１１３またはトランスミッションゲート１１４を導通
制御することにより、データ入力信号１１１の正転また
は反転論理レベルをラッチする。第４図の回路構成では
、クロックドインバータ１１３が導通制御されるとデー
タ入力信号１１１の正転論理レベルが、また、トランス
ミッションゲート１１４が導通制御されるとデータ人力
信号１１１の反転論理レベルがインバータ１１５の出力
信号１１２としてラッチされる。第５図は第４図の制御
信号１１７および１１９を生成する制御回路の構成を示
すもので、正転または反転操作を選択する選択信号１２
３およびタイミング信号１２１により、タイミング信号
が「１」の場合には、第４図のクロックドインバータ１
１３を導通制御する制御信号１１９．１２０か、または
トランスミッションゲート１１４を導通制御する制御信
号１１７．１１８が択一的に出力され、また、タイミン
グ信号１２１が「０」の場合は、クロックドインバータ
１１３およびトランスミッションゲート１１４はともに
非導通制御されるとともに、タイミング信号１２１によ
り導通制御されるクロックドインバータ１１６によりラ
ッチ状態となる。

〔発明が解決しようとする課題〕

しかし、前述のような従来技術においては、第３図の回
路構成の場合、信号の伝搬経路に排他的否定論理和回路
１０４が介在するため信号出力に対する伝搬遅延時間が
大きいばかりてなく、ディジタル演算回路のレジスタと
して用いた場合、各ビット毎に排他的否定論理和回路が
必要となるなど、回路規模の増大を招くという課題を有
する。

また、第４図の回路構成は前述のような問題はないもの
の、第５図に示すような制御信号出力を必要とするため
、相補型ＭＩＳ（金属−絶縁体一半導体構造）半導体集
積回路装置で用いた場合には、第４図のラッチ回路に対
する制御信号が逆相信号を含め、最低でも４本必要であ
り、無効な配線領域を増大させ高集積化には適さないと
いう課題を有する。

そこで、本発明はこのような課題を解決するもので、そ
の目的とするところは、出力信号を得るまでの信号伝搬
時間が短かく、しかも高集積化に適したラッチ回路を提
供するところにある。

〔課題を解決するための手段〕

本発明のラッチ回路は、データ入力端子と、前記データ
入力端子に接続され前記データ入力端子の論理レベルを
第１の制御信号の論理レベルで正転または反転して出力
とする第１の伝達手段と、前記第１の伝達手段の論理レ
ベルを第２の制御信号の論理レベルで反転し出力する第
２の伝達手段と、前記第２の伝達手段と並列接続されて
前記第１の伝達手段の出力論理レベルを前記第２の制御
信号の反転論理レベルで出力とする第３の伝達手段と、
共通接続された前記第２および第３の伝達手段の出力の
出力論理レベルを前記第１の制御信号の反転論理レベル
で正転または反転し出力とする第４の伝達手段とを具備
し、前記第４の伝達手段の出力は前記第１の伝達手段の
出力と共通接続されたことを特徴とする。

〔実　施　例〕

以下、本発明について第１図および第２図に示す実施例
に基づいて詳細に説明する。

第１図は本発明の一実施例を示すラッチ回路である。］
はデータ入力信号、２はデータ出力信号、３はタイミン
グ信号７（逆相信号８）により導通制御されるトランス
ミッションゲートで構成した第１の伝達手段、４は制御
信号９（逆相信号１０）により導通制御されるクロック
ドインバータで構成した第２の伝達手段、５は制御信号
１０（逆相信号９）により導通制御されるトランスミッ
ションゲートで構成した第３の伝達手段、６はタイミン
グ信号８（逆相信号７）により導通制御されるクロック
ドインバータで構成した第４の伝達手段である。

第１図の回路動作について説明する。トランスミッショ
ンゲート３はタイミング信号７が「１」の時に導通状態
となりデータ入力信号１を第２および第３の伝達手段の
入力へ伝達する。同時にブタ入力信号１の正転論理レベ
ルを選択する場合には、トランスミッションゲート５が
、また、データ入力信号１の反転論理レベルを選択する
場合にはクロックドインバータ４が択一的に導通状態と
なる。そして、タイミング信号７が「Ｏ」になるとトラ
ンスミッションゲート３および７は非導通状態となり、
クロックドインバータ４および６か導通状態となること
によって、データ出力信号２の状態を保持する正帰還ル
ープを形成する。

ところで前述の動作に必要な制御信号９（逆相信号１０
）は、タイミング信号７およびラッチ回路の正転または
反転操作を選択する選択信号から第１表に示すように生
成される。

第１表 第１表より明らかなようにすべての人力状態に対してク
ロックドインバータ４またはトランスミッションゲート
５のいずれか一方は必らず導通状態とすればよく、制御
信号９および１０を生成する制御回路は第２図のように
タイミング信号７および選択信号１１の否定論理積回路
１２およびその逆相信号９を生成するためのインバータ
１３で構成でき、ラッチ回路への制御信号は逆相信号を
含めて２本でよい。

〔発明の効果〕

以上述べたように本発明によれば、従来技術である第３
図の回路構成のように信号伝搬経路上に排他的否定論理
和回路を必要としないため、第４図の回路構成の場合と
同等に伝搬遅延時間を短かくてき、回路の高速化が図れ
る。その上、本発明においては、ラッチ回路の制御信号
の生成は第２図に示すような簡単な回路で済み、また制
御信号数も２本と少ないため、回路規模および配線領域
を削減することが可能であり、高集積化に適するという
効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すラッチ回路の回路構成
図、第２図は第１図のラッチ回路の動作を制御する制御
回路の回路構成図、第３図および第４図は従来のランチ
回路の回路構成図、第５図は第４図のラッチ回路の動作
を制御する制御回路の回路構成図。 １・・・・・データ入力信号 ２・・・・・データ出力信号 ３．５・・・トランスミッションゲート４．６・・・ク
ロックドインバータ ７・・・・・タイミング信号 ８・・・・・７の逆相信号 ９・・・・・制御信号 １０・・・・・９の逆相信号 １１・・・・・選択信号 １２・・・・・否定論理積回路 １３・・・・・インバータ １０１・・・・・データ人力信号 １０２・・・・・データ出力信号 １０３・・・・・選択信号 １０４・・・・・排他的否定論理和回路１０５．１０７
・クロックドインバータ１０６・・・・・インバータ １０８・・・・・タイミング信号 １０９・・・・・１０８の逆相信号 １１０・・・・・ラッチ回路 １１１・・・・・データ入力信号 １１２・・・・・データ出力信号 １１３．１１６・クロックドインバータ１１４・・・・
・トランスミッションゲート１１５・・・・・インバー
タ １１７．１１９・制御信号 １１８．１２０・１１７．１１９の逆相信号１２１・・
・・・タイミング信号 １２２・・・・・１２１の逆相信号 １２３・・・・・選択信号 １２４・・・・・否定論理和回路 １２５．１２６．１２８ −・・・・インバータ １２７・・・・・否定論理積回路 以 上 出願人　　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）第 第

Claims (1)

1. 【特許請求の範囲】 データ入力端子と、 前記データ入力端子に接続され前記データ入力端子の論
   理レベルを第１の制御信号の論理レベルで正転または反
   転して出力とする第１の伝達手段と、 前記第１の伝達手段の論理レベルを第２の制御信号の論
   理レベルで反転し出力する第２の伝達手段と、 前記第２の伝達手段と並列接続されて前記第１の伝達手
   段の出力論理レベルを前記第２の制御信号の反転論理レ
   ベルで出力とする第３の伝達手段と、 共通接続された前記第２および前記第３の伝達手段の出
   力の出力論理レベルを前記第１の制御信号の反転論理レ
   ベルで正転または反転し出力とする第４の伝達手段と を具備し、前記第４の伝達手段の出力は前記第１の伝達
   手段の出力と共通接続されたことを特徴とするラッチ回
   路。