JPH0483475A - 同期信号分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ハードコピー装置などの同期信号分離回路
に関するものである。

［従来の技術］ 従来例の構成を第３図及び第４図を参照しながら説明す
る。

第３図及び第４図は、例えば特開平２−２２９７６号公
報に示された従来の同期信号分離回路を示す回路図及び
その同期信号分離回路を使用したハードコピー装置の入
力部を示すブロック図である。

第３図において、従来の同期信号分離回路（１）は、反
転入力端子が入力端子（１０）に接続されかつ出力端子
がＰＬＬ回路（１１）に接続されたコンパレータ（２）
から構成されている。

第４図において、従来の同期信号分離回路（１）を使用
したハードコピー装置の入力部は、入力端子（１０）、
ＰＬＬ回路（１１）、画像メモリ制御回路（１２）、入
力端子（１２）、Ａ／Ｄコンバータ（１４）、画像メモ
リ（１５）、ＰＬＬロック判定回路＜１６＞、Ｄ／Ａコ
ンバータ（１７）、オペ７７７（１８）　、ＣＰＵ　（
２０）、ＲＯＭ（２１）、ＲＡＭ（２２）、入力ボート
（２３）、出力ボート（２４）、標準画像メモリ（２５
）及びアドレス／データバス（２６）から構成されてい
る。

入力端子（１０）にはビデオ信号のうち同期信号を含む
Ｇ信号が入力され、ＰＬＬ回路（１１）は同期信号分離
回路（１）の出力側に接続されてサンプリングクロック
を発生し、画像メモリ制御回路（１２）はＰＬＬ回路（
１１）の出力側に接続されて画像メモリ（１５）のアド
レスを制御する。

また、入力端子（１３）にはＲＧＢからなるビデオ信号
が入力され、Ａ／Ｄコンバータ（１４）はこの入力端子
（１３）に接続されてビデオ信号をディジタル変換して
画像データを出力し、画像メモリ（１５）はその画像デ
ータを格納する。

ＰＬＬロック判定回路（１６）はＰＬＬ回路（１１）で
発生させるサンプリングクロックをてい倍数で分周し再
編した信号と、同期信号分離回路（１）により検出され
た水平同期信号との位相差パスル出力により、ＰＬＬロ
ック状態を判定するもので、位相差出力が無い場合には
ＰＬＬロック状態を表わす、Ｄ／Ａコンバータ（１７）
はＣＰｔＪ　（２０＞から出力ボート（２４）に設定さ
れる水平同期信号のしきい値に対応するディジタル値を
アナログ値に変換し、オペアンプ（１８）はそのアナロ
グ値を増幅してしきい値電圧としてコンパレータ（２）
の非反転入力端子に供給する。

ＲＯＭ（２１）はプログラム、テーブル類を格納し、Ｒ
Ａ　Ｍ　（２２）はデータ類を格納し、入カポ−）　（
２３）はＰＬＬロック判定回路（１６）の出力をＣＰＵ
（２０）へ入力し、出力ボート（２４）はＣＰＵ　（２
０）からの水平同期信号のしきい値に対応するディジタ
ル値を出力し、標準画像メモリく２５）はテストパター
ンの画像データを格納し、それぞれはアドレス／データ
バス（２６）により相互に接続されている。

つぎに、前述した従来例の動作を第５図を参照しながら
説明する。

第５図は、従来の同期信号分離回路の動作を示すタイミ
ングチャート図である。

第５図において、（ａ）図はコンパレータ（２）の反転
入力端子に入力されるビデオ信号を示し、（ｂ）図はコ
ンパレータ（２）の出力波形を示す。

波形が極端に歪んでいない良好なビデオ信号の場合には
、コンパレータ（２）のしきい値を最適しきい値電圧に
設定することができるので、コンパレータ（２）により
水平同期信号を正常に分離することができる。

すなわち、コンパレータ（２）のしきい値電圧を順次変
化させてＰＬＬロック状態となるしきい値電圧範囲を求
め、このしきい値電圧範囲でのしきい値電圧をさらに順
次変化させて画像メモリ（１５）内の画像データに基づ
いて最適しきい値電圧を求めていた。

ところが、第５図（ａ）に示すように、アンダーシュー
ト（あるいはオーバーシュート）が極端に大きいビデオ
信号の場合には、同図（ｂ）に示すように、コンパレー
タ（２）の最適しきい値電圧を求めることができず、ア
ンダーシュートを水平同期信号としてＰＬＬ回路（１１
）に入力されてしまい、ＰＬＬ回路（１１）’が乱され
てしまう。

その結果、ハードコピー装置の出力画像が乱れてしまう
。

［発明が解決しようとする課題］ 前述したような従来の同期信号分離回路では、アンダー
シュートが大きい場合にはそのアンダーシュートを水平
同期信号として検出してしまうという問題点があった。

この発明は、前述した問題点を解決するためになされた
もので、アンダーシュートによる偽同期信号を除去する
ことができる同期信号分離回路を得ることを目的とする
。

［課題を解決するための手段］ この発明に係る同期信号分離回路は、次に掲げる手段を
備えたものである。

〔１〕　しきい値に基づいて同期信号を分離する信号分
離手段。

〔２〕　前記同期信号を所定時間だけ遅延する遅延手段
。

〔３〕　前記分離した同期信号と遅延した同期信号との
論理和をとる論理和手段。

［作用］ この発明においては、信号分離手段によって、しきい値
に基づいて同期信号が分離される。

また、遅延手段によって、前記、同期信号が所定時間だ
け遅延される。

そして、論理和手段によって、前記分離した同期信号と
遅延した同期信号との論理和がとられる。

［実施例］ この発明の実施例の構成を第１図を参照しながら説明す
る。

第１図は、この発明の一実施例を示す回路図であり、コ
ンパレータ（２）は前記従来回路のものと全く同一であ
る。

第１図において、この発明の一実施例は、前述した従来
回路のものと全く同一のものと、コンパレータ（２）の
出力端子に接続されたデイレイライン（３）と、入力側
の一方がデイレイライン（３）に接続され、入力側の他
方がコンパレータ（２）の出力端子に接続されかつ出力
側がＰＬＬ回路（１１）に接続されたＯＲ回路（４）と
がら構成されている。

つぎに、前述した実施例の動作を第２図を参照しながら
説明する。

第２図（ａ＞、（ｂ）、（ｃ）及び（ｄ）は、この発明
の一実施例の動作を示すタイミングチャート図である。

第２図において、（ａ）図はコンパレータ（２）の反転
入力端子に入力されるビデオ信号を示し、（ｂ）図はコ
ンパレータ（２）の出力波形を示し、（。）図はデイレ
イライン（３）の出力波形を示し、（ｄ）図はＯＲ回路
の出力波形を示している。

コンパレータ（２）により第２Ｇ？Ｉ（ａ）に示すしき
い値で分離された信号は同図（ｂ）に示すようにアンダ
ーシュートも水平同期信号とみなしてしまう。そこで、
ＯＲ回路（４）により画素周期の約１０〜２０％程度の
遅延時間を有するデイレイライン（３）により遅延した
信号と、コンパレータ（２）の出力信号との論理和をと
ると、第２図（ｄ）に示すように、アンダーシュートに
よる偽水平同期信号が除去された水平同期信号が得られ
る。

この発明の一実施例は、前述したように、デイレイライ
ン（３）とＯＲ回路（４）を備えているので、ビデオ（
画像）信号が複合された同期信号で、ビデオ信号にアン
ダーシュートが存在するような波形のものでも正常な同
期信号を分離することができ、ハードコピー装置に使用
した場合には良好な出力画像を得ることができるという
効果を奏する。

ところで前記説明では、ハードコピー装置に利用する場
合について述べたが、その他の機器、例えばＣＲＴ装置
にも利用できることはいうまでもない。

［発明の効果］ この発明は、以上説明したとおり、しきい値に基づいて
同期信号を分離する信号分離手段と、前記同期信号を所
定時間だけ遅延する遅延手段と、前記分離した同期信号
と遅延した同期信号との論理和をとる論理和手段とを備
えたので、アンダーシュートによる偽同期信号を除去す
ることができるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の一実施例の動作を示すタイミングチャート図、
第３図は従来の同期信号分離回路を示す回路図、第４図
は従来の同期信号分離回路を使用したハードコピー装置
の入力部を示すブロック図、第５図は従来の同期信号分
離回路の動作を示すタイミングチャート図である。 図において、 （ＩＡ）　・・・　同期信号分離回路、（２）　・・・
　コンパレータ、 （３）　・・・　デイレイライン、 （４）　・・・　ＯＲ回路である。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. しきい値に基づいて同期信号を分離する信号分離手段、
   前記同期信号を所定時間だけ遅延する遅延手段、及び前
   記分離した同期信号と遅延した同期信号との論理和をと
   る論理和手段を備えたことを特徴とする同期信号分離回
   路。