JPH07101922B2 - ディジタル映像信号水平同期分離回路 - Google Patents
ディジタル映像信号水平同期分離回路Info
- Publication number
- JPH07101922B2 JPH07101922B2 JP10181189A JP10181189A JPH07101922B2 JP H07101922 B2 JPH07101922 B2 JP H07101922B2 JP 10181189 A JP10181189 A JP 10181189A JP 10181189 A JP10181189 A JP 10181189A JP H07101922 B2 JPH07101922 B2 JP H07101922B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- input
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば画像装置に用いられるディジタル映像
信号の水平同期分離回路に関する。
信号の水平同期分離回路に関する。
水平同期分離回路は、画面の水平走査を送信側と受信側
で一致させるために用いる水平同期信号を分離するため
の回路である。
で一致させるために用いる水平同期信号を分離するため
の回路である。
第５図は、従来用いられた水平同期分離回路の構成を表
わしたものである。この水平同期分離回路で入力端子11
に供給されたアナログ映像信号12は、低域ろ波回路13を
通過して色成分を除去された後、シンクチップクランプ
回路14によって水平同期信号の先端がクランプされる。
そして、スライス回路15によってスライスされて出力端
子16から水平同期信号17として出力される。
わしたものである。この水平同期分離回路で入力端子11
に供給されたアナログ映像信号12は、低域ろ波回路13を
通過して色成分を除去された後、シンクチップクランプ
回路14によって水平同期信号の先端がクランプされる。
そして、スライス回路15によってスライスされて出力端
子16から水平同期信号17として出力される。
以上説明した従来の水平同期分離回路では、映像信号を
アナログ的に処理して水平同期信号を分離していた。し
たがって、この回路にディジタル映像信号を入力しても
水平同期信号を分離することはできなかった。また、ア
ナログ的な処理では、たとえば、ディジタル信号のクロ
ック単位での正確なタイミングで水平同期信号を得るこ
とは困難であった。
アナログ的に処理して水平同期信号を分離していた。し
たがって、この回路にディジタル映像信号を入力しても
水平同期信号を分離することはできなかった。また、ア
ナログ的な処理では、たとえば、ディジタル信号のクロ
ック単位での正確なタイミングで水平同期信号を得るこ
とは困難であった。
そこで本発明の目的は、ディジタル映像信号から水平同
期信号を精度良く分離することのできるディジタル映像
信号水平同期分離回路を提供することにある。
期信号を精度良く分離することのできるディジタル映像
信号水平同期分離回路を提供することにある。
本発明では、ディジタル化された映像信号の値がペデス
タルレベルに対応した所定の値に一致したことを検出す
る第１の比較手段と、この第１の比較手段によって映像
信号の値がペデスタルレベルに対応した前記所定の値と
一致したことが検出された後映像信号の値が水平同期信
号の前縁部分に固有の立ち下がりに対応して予めその大
きさと順序の定められた複数の値に順次一致して変化し
たことを検出する第２の比較手段と、この第２の比較手
段によって映像信号の値が前記複数の値に順次一致して
変化したことが検出されたとき第１の同期信号を出力す
る第１の同期信号出力手段と、この第１の同期信号から
1/2水平周期成分を除去して水平同期信号を生成する1/2
水平周期成分除去手段とをディジタル映像信号水平同期
分離回路に具備させている。ペデスタルレベルの状態か
ら水平同期信号に固有の立ち下がりにしたがって映像信
号の値が変化するのは１水平周期中に２回だけの特性の
タイミングに定まる。したがって、このような変化を検
出することで、たとえば映像信号がクロック信号に同期
しているような場合にはクロック単位の高い精度で水平
同期信号を分離することができる。
タルレベルに対応した所定の値に一致したことを検出す
る第１の比較手段と、この第１の比較手段によって映像
信号の値がペデスタルレベルに対応した前記所定の値と
一致したことが検出された後映像信号の値が水平同期信
号の前縁部分に固有の立ち下がりに対応して予めその大
きさと順序の定められた複数の値に順次一致して変化し
たことを検出する第２の比較手段と、この第２の比較手
段によって映像信号の値が前記複数の値に順次一致して
変化したことが検出されたとき第１の同期信号を出力す
る第１の同期信号出力手段と、この第１の同期信号から
1/2水平周期成分を除去して水平同期信号を生成する1/2
水平周期成分除去手段とをディジタル映像信号水平同期
分離回路に具備させている。ペデスタルレベルの状態か
ら水平同期信号に固有の立ち下がりにしたがって映像信
号の値が変化するのは１水平周期中に２回だけの特性の
タイミングに定まる。したがって、このような変化を検
出することで、たとえば映像信号がクロック信号に同期
しているような場合にはクロック単位の高い精度で水平
同期信号を分離することができる。
以下、実施例につき本発明を詳細に説明する。
第１図は本発明の一実施例におけるディジタル映像信号
水平同期分離回路の構成を表わしたものである。この回
路の入力端子21にはディジタル映像信号22が供給される
ようになっている。このディジタル映像信号22は同期デ
ータ比較回路23に入力される。同期データ比較回路23
は、複数のデータの比較を行い、同期信号として定めら
れたある固有のデータが連続しているときには第１の同
期信号24を出力し、この第１の同期信号24は1/2水平周
期成分除去回路25に供給される。1/2水平周期成分除去
回路25は、等価パルスにより現われる1/2水平周期成分
を除去し、水平同期信号26のみを出力端子27に出力する
ようになっている。
水平同期分離回路の構成を表わしたものである。この回
路の入力端子21にはディジタル映像信号22が供給される
ようになっている。このディジタル映像信号22は同期デ
ータ比較回路23に入力される。同期データ比較回路23
は、複数のデータの比較を行い、同期信号として定めら
れたある固有のデータが連続しているときには第１の同
期信号24を出力し、この第１の同期信号24は1/2水平周
期成分除去回路25に供給される。1/2水平周期成分除去
回路25は、等価パルスにより現われる1/2水平周期成分
を除去し、水平同期信号26のみを出力端子27に出力する
ようになっている。
第２図は、第１図に示したディジタル映像信号水平同期
分離回路を具体的に表わしたものである。この図に示す
ように、同期データ比較回路23はディジタル映像信号22
をパラレルに入力する第１〜第６の比較回路31〜36を備
えている。これらの比較回路31〜36は、ディジタル映像
信号の同期データの前縁から同期の先端までにそれぞれ
対応する一連のデータを検出するためのものである。
分離回路を具体的に表わしたものである。この図に示す
ように、同期データ比較回路23はディジタル映像信号22
をパラレルに入力する第１〜第６の比較回路31〜36を備
えている。これらの比較回路31〜36は、ディジタル映像
信号の同期データの前縁から同期の先端までにそれぞれ
対応する一連のデータを検出するためのものである。
第３図は、ディジタル映像信号の同期データの前縁から
同期の先端までのデータを表わしたものである。この図
で横軸は時間の経過を表わし、縦軸は信号レベルを表わ
している。ここでデータａはペデスタルレベルのデータ
を表わし、データｂ〜データｅは、同期の前縁の立ち下
がり部分における各データを表わしている。データｆは
同期の先端のデータである。
同期の先端までのデータを表わしたものである。この図
で横軸は時間の経過を表わし、縦軸は信号レベルを表わ
している。ここでデータａはペデスタルレベルのデータ
を表わし、データｂ〜データｅは、同期の前縁の立ち下
がり部分における各データを表わしている。データｆは
同期の先端のデータである。
第２図に示した第１の比較回路31は、ディジタル映像信
号22がデータａであるかどうかの比較を行う。同様に第
２〜第６の比較回路は、ディジタル映像信号22がデータ
ｂ〜データｆにそれぞれ一致するかどうかの比較を行
う。第１の比較回路31では、比較結果を第１のレジスタ
37に書き込み、図示しないクロック信号の１クロックが
経過した時点でこれを出力し、第１の２入力アンド回路
38の一方の入力端子に供給する。
号22がデータａであるかどうかの比較を行う。同様に第
２〜第６の比較回路は、ディジタル映像信号22がデータ
ｂ〜データｆにそれぞれ一致するかどうかの比較を行
う。第１の比較回路31では、比較結果を第１のレジスタ
37に書き込み、図示しないクロック信号の１クロックが
経過した時点でこれを出力し、第１の２入力アンド回路
38の一方の入力端子に供給する。
第２の比較回路32では、比較結果をそのまま第１の２入
力アンド回路38の他方の入力端子に供給する。これによ
り第１の２入力アンド回路38では、１クロックだけずれ
た２つの比較結果の論理がとられることになる。
力アンド回路38の他方の入力端子に供給する。これによ
り第１の２入力アンド回路38では、１クロックだけずれ
た２つの比較結果の論理がとられることになる。
第１の２入力アンド回路38のこの論理出力は、第２のレ
ジスタ39に書き込まれる。そして、図示しないクロック
信号の１クロックが経過した時点でこれが読み出され、
第２の２入力アンド回路41の一方の入力端子に供給され
る。第２の２入力アンド回路41の他方の入力端子には、
第３の比較回路33の比較結果が入力されるようになって
おり、ここで第１〜第３の比較回路31〜33の比較結果の
論理がとられるようになっている。
ジスタ39に書き込まれる。そして、図示しないクロック
信号の１クロックが経過した時点でこれが読み出され、
第２の２入力アンド回路41の一方の入力端子に供給され
る。第２の２入力アンド回路41の他方の入力端子には、
第３の比較回路33の比較結果が入力されるようになって
おり、ここで第１〜第３の比較回路31〜33の比較結果の
論理がとられるようになっている。
第２の２入力アンド回路41の出力端、第３のレジスタ42
……第５のレジスタ46および第５の２入力アンド回路47
の一方の入力端はこの順に縦続接続されており、第５の
２入力アンド回路47の他方の入力端は第６の比較回路36
の比較結果と論理がとられるようになっている。したが
って、第５の２入力アンド回路47は第１〜第６の比較回
路31〜36におけるそれぞれ１クロックずつ遅延した比較
結果の論理をとることになる。
……第５のレジスタ46および第５の２入力アンド回路47
の一方の入力端はこの順に縦続接続されており、第５の
２入力アンド回路47の他方の入力端は第６の比較回路36
の比較結果と論理がとられるようになっている。したが
って、第５の２入力アンド回路47は第１〜第６の比較回
路31〜36におけるそれぞれ１クロックずつ遅延した比較
結果の論理をとることになる。
これは、第３図に示した同期の前縁部分におけるa,b,c,
d,e,fの各データが到来した時点を検出するためのもの
である。すなわち、今、入力端子21にデータａが到来し
たものとする。これにより第１の比較回路31は比較結果
“1"（正）を出力する。この次の時点でデータｂが到来
すれば、第２の比較回路32が比較結果“1"を出力し、第
１の２入力アンド回路38の出力はこれらの論理和をとる
ことによって信号“1"となる。このようにして、以後、
データc,データd,データe,データｆが順に入力端子21に
現れれば、第５の２入力アンド回路47の出力は同様にし
て信号“1"となる。
d,e,fの各データが到来した時点を検出するためのもの
である。すなわち、今、入力端子21にデータａが到来し
たものとする。これにより第１の比較回路31は比較結果
“1"（正）を出力する。この次の時点でデータｂが到来
すれば、第２の比較回路32が比較結果“1"を出力し、第
１の２入力アンド回路38の出力はこれらの論理和をとる
ことによって信号“1"となる。このようにして、以後、
データc,データd,データe,データｆが順に入力端子21に
現れれば、第５の２入力アンド回路47の出力は同様にし
て信号“1"となる。
この第５の２入力アンド回路47の論理出力は、第６のレ
ジスタ48に保持される。この第６のレジスタ48から１ク
ロック遅延して出力される比較結果は、第６の２入力ア
ンド回路49で再び第６の比較回路36の比較結果と論理が
とられる。第６の２入力アンド回路49の出力端、第７の
レジスタ51、第７の２入力アンド回路52、第８のレジス
タ53、第Ｎ（ただしＮ≧８）の２入力アンド回路54の一
方の入力端は縦続接続されており、第Ｎの２入力アンド
回路54の他方の入力端には第６の２入力アンド回路49以
降の２入力アンド回路と同様に、第６の比較回路36の比
較結果が入力されるようになっている。
ジスタ48に保持される。この第６のレジスタ48から１ク
ロック遅延して出力される比較結果は、第６の２入力ア
ンド回路49で再び第６の比較回路36の比較結果と論理が
とられる。第６の２入力アンド回路49の出力端、第７の
レジスタ51、第７の２入力アンド回路52、第８のレジス
タ53、第Ｎ（ただしＮ≧８）の２入力アンド回路54の一
方の入力端は縦続接続されており、第Ｎの２入力アンド
回路54の他方の入力端には第６の２入力アンド回路49以
降の２入力アンド回路と同様に、第６の比較回路36の比
較結果が入力されるようになっている。
したがって、データｅからデータｆに入力が切り替わっ
た後、データｆが所定の長さにわたって連続すれば、第
Ｎの２入力アンド回路54の出力端から第１の同期信号24
として信号“1"が出力されることになる。
た後、データｆが所定の長さにわたって連続すれば、第
Ｎの２入力アンド回路54の出力端から第１の同期信号24
として信号“1"が出力されることになる。
第Ｎの２入力アンド回路54から出力される第１の同期信
号24は、そのまま２入力アンド回路57の一方の入力端子
に供給される他、モノステーブル・マルチバイブレータ
58に入力される。そして、このモノステーブル・マルチ
バイブレータ28の出力パルス59が２入力アンド回路57の
他方の入力端子に供給される。このような処理を行っ
て、出力端子27に水平同期信号26を出力することにして
いる。
号24は、そのまま２入力アンド回路57の一方の入力端子
に供給される他、モノステーブル・マルチバイブレータ
58に入力される。そして、このモノステーブル・マルチ
バイブレータ28の出力パルス59が２入力アンド回路57の
他方の入力端子に供給される。このような処理を行っ
て、出力端子27に水平同期信号26を出力することにして
いる。
第４図はこれを説明するためのものである。同図ａは第
１の同期信号24を表わしている。この第１の同期信号24
は、図中ではローレベルの部分が論理“1"に対応してい
る。また等価パルスの部分で1/2水平周期成分を含んで
いる。これを除去するために、第２図に示したモノステ
ーブル・マルチバイブレータ58で3/4水平周期の出力パ
ルス59（第４図ｂ）を発生させる。この信号も図中でロ
ーレベルの部分が論理“1"に対応している。２入力アン
ド回路57は第１の同期信号24とこの出力パルス59の論理
積をとって1/2水平周期成分を除去し、第４図ｃに示す
ように１水平期間ごとに発生する水平同期信号26を出力
することになる。
１の同期信号24を表わしている。この第１の同期信号24
は、図中ではローレベルの部分が論理“1"に対応してい
る。また等価パルスの部分で1/2水平周期成分を含んで
いる。これを除去するために、第２図に示したモノステ
ーブル・マルチバイブレータ58で3/4水平周期の出力パ
ルス59（第４図ｂ）を発生させる。この信号も図中でロ
ーレベルの部分が論理“1"に対応している。２入力アン
ド回路57は第１の同期信号24とこの出力パルス59の論理
積をとって1/2水平周期成分を除去し、第４図ｃに示す
ように１水平期間ごとに発生する水平同期信号26を出力
することになる。
以上説明したように、本発明によれば、映像信号の値が
ペデスタルレベルの状態から水平同期信号の前縁部分に
固有の立ち下がりに従って変化したことを検出したとき
に第１の同期信号を出力するようにしたので、水平同期
信号の到来するタイミングを正確に検出でき、精度の高
い水平同期信号を得ることができる。たとえば、映像信
号がクロック信号に同期している場合には、そのクロッ
ク単位に位相管理された水平同期信号を得ることができ
る。
ペデスタルレベルの状態から水平同期信号の前縁部分に
固有の立ち下がりに従って変化したことを検出したとき
に第１の同期信号を出力するようにしたので、水平同期
信号の到来するタイミングを正確に検出でき、精度の高
い水平同期信号を得ることができる。たとえば、映像信
号がクロック信号に同期している場合には、そのクロッ
ク単位に位相管理された水平同期信号を得ることができ
る。
第１図〜第４図は本発明の一実施例を説明するためのも
ので、このうち第１図はディジタル映像信号水平同期分
離回路の概要を示すブロック図、第２図はこのディジタ
ル映像信号水平同期分離回路を具体的に表わした回路
図、第３図はディジタル映像信号の同期データの前縁か
ら同期の先端までのデータを表わした説明図、第４図は
第１の同期信号から水平同期信号を得るための回路部分
の動作を説明するための各種波形図、第５図は従来用い
られた水平同期分離回路の構成の概要を表わしたブロッ
ク図である。 22……ディジタル映像信号、 23……同期データ比較回路、 24……第１の同期信号、 25……1/2水平周期成分除去回路、 26……水平同期信号、 31〜36……比較回路、 58……モノステーブル・マルチバイブレータ、 57……２入力アンド回路。
ので、このうち第１図はディジタル映像信号水平同期分
離回路の概要を示すブロック図、第２図はこのディジタ
ル映像信号水平同期分離回路を具体的に表わした回路
図、第３図はディジタル映像信号の同期データの前縁か
ら同期の先端までのデータを表わした説明図、第４図は
第１の同期信号から水平同期信号を得るための回路部分
の動作を説明するための各種波形図、第５図は従来用い
られた水平同期分離回路の構成の概要を表わしたブロッ
ク図である。 22……ディジタル映像信号、 23……同期データ比較回路、 24……第１の同期信号、 25……1/2水平周期成分除去回路、 26……水平同期信号、 31〜36……比較回路、 58……モノステーブル・マルチバイブレータ、 57……２入力アンド回路。
Claims (1)
- 【請求項１】ディジタル化された映像信号の値がペデス
タルレベルに対応した所定の値に一致したことを検出す
る第１の比較手段と、 この第１の比較手段によって映像信号の値がペデスタル
レベルに対応した前記所定の値と一致したことが検出さ
れた後映像信号の値が水平同期信号の前縁部分に固有の
立ち下がりに対応して予めその大きさと順序の定められ
た複数の値に順次一致して変化したことを検出する第２
の比較手段と、 この第２の比較手段によって映像信号の値が前記複数の
値に順次一致して変化したことが検出されたとき第１の
同期信号を出力する第１の同期信号出力手段と、 この第１の同期信号から1/2水平周期成分を除去して水
平同期信号を生成する1/2水平周期成分除去手段 とを具備することを特徴とするディジタル映像信号水平
同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10181189A JPH07101922B2 (ja) | 1989-04-24 | 1989-04-24 | ディジタル映像信号水平同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10181189A JPH07101922B2 (ja) | 1989-04-24 | 1989-04-24 | ディジタル映像信号水平同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02281878A JPH02281878A (ja) | 1990-11-19 |
| JPH07101922B2 true JPH07101922B2 (ja) | 1995-11-01 |
Family
ID=14310517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10181189A Expired - Fee Related JPH07101922B2 (ja) | 1989-04-24 | 1989-04-24 | ディジタル映像信号水平同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101922B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2944430B2 (ja) * | 1994-09-21 | 1999-09-06 | 日本電気株式会社 | ディジタルビデオ同期検出回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720078A (en) * | 1980-07-10 | 1982-02-02 | Matsushita Electric Ind Co Ltd | Detector for synchronizing signal |
| JPS6333254U (ja) * | 1986-08-20 | 1988-03-03 |
-
1989
- 1989-04-24 JP JP10181189A patent/JPH07101922B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02281878A (ja) | 1990-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6807232B2 (en) | System and method for multiplexing synchronous digital data streams | |
| US5467140A (en) | Vertical synchronous signal separation apparatus | |
| JPH02281878A (ja) | ディジタル映像信号水平同期分離回路 | |
| JP3271290B2 (ja) | 同期分離回路 | |
| US5835154A (en) | Circuit arrangement for deriving pulses of horizontal and vertical frequency | |
| EP0328207A1 (en) | Color television signal decoding circuit | |
| JP2563639B2 (ja) | 色副搬送波発生装置 | |
| JP3538163B2 (ja) | 非同期パルス信号取り込み回路 | |
| JP2549002B2 (ja) | 映像信号取り込み回路 | |
| JP2963915B2 (ja) | 同期分離回路 | |
| JPH0789653B2 (ja) | 水平同期信号処理回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH0685586B2 (ja) | ディジタル相関表示器およびカラーテレビジョン受像機における信号処理装置 | |
| EP0620662A1 (en) | Processing, serializing and synchronizing device | |
| JPH11261845A (ja) | 映像信号処理回路 | |
| KR960006493A (ko) | 티브이의 고스트 제거 회로 | |
| JP3082197B2 (ja) | 同期信号分離回路 | |
| JPH0537361A (ja) | 同期式カウンタ | |
| JPH0483475A (ja) | 同期信号分離回路 | |
| KR960002696B1 (ko) | 영상신호의 필드 구별회로 | |
| JPH08149118A (ja) | 同期信号検出装置 | |
| JPH0685629A (ja) | 一致検出回路 | |
| HU186198B (en) | Method and circuit arrangemenet for generating signal identifying image from composite synchronizing signal | |
| JPS63254578A (ja) | パタ−ン認識装置 | |
| JPH06303585A (ja) | 多重化・分離制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |