JPH0113268B2 - - Google Patents
Info
- Publication number
- JPH0113268B2 JPH0113268B2 JP58201595A JP20159583A JPH0113268B2 JP H0113268 B2 JPH0113268 B2 JP H0113268B2 JP 58201595 A JP58201595 A JP 58201595A JP 20159583 A JP20159583 A JP 20159583A JP H0113268 B2 JPH0113268 B2 JP H0113268B2
- Authority
- JP
- Japan
- Prior art keywords
- burst
- circuit
- input
- signal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高品位テレビジヨン（TV）等のよ
うに、バースト信号を同期信号として使用してい
る信号の同期に使用するバースト検出同期回路に
関するものである。
うに、バースト信号を同期信号として使用してい
る信号の同期に使用するバースト検出同期回路に
関するものである。
従来例の構成とその問題点
第１図は従来のバースト検出同期回路を示して
いる。以下にこの従来例の構成について第１図と
ともに説明する。第１図において１は帯域フイル
タであり、この帯域フイルタ１には入力信号７が
入力される。また、帯域フイルタ１の出力は引算
回路２と４に入力される。引算回路２の他方の入
力には、減衰回路６の出力が入力される。引算回
路２の出力は遅延回路３に入力され、遅延回路３
の出力は引算回路４の他方の入力に入力される。
引算回路４の出力はウインドコンパレータ５と減
衰回路６に入力され、ウインドコンパレータ５よ
り同期パルス８が出力される。
いる。以下にこの従来例の構成について第１図と
ともに説明する。第１図において１は帯域フイル
タであり、この帯域フイルタ１には入力信号７が
入力される。また、帯域フイルタ１の出力は引算
回路２と４に入力される。引算回路２の他方の入
力には、減衰回路６の出力が入力される。引算回
路２の出力は遅延回路３に入力され、遅延回路３
の出力は引算回路４の他方の入力に入力される。
引算回路４の出力はウインドコンパレータ５と減
衰回路６に入力され、ウインドコンパレータ５よ
り同期パルス８が出力される。
次に、上記従来例の動作について説明する。第
１図において入力信号７として第２図のような信
号を加える。この入力信号７は映像信号に同期信
号としてバーストを付加したもので、バーストの
極性は１回毎に反転しているものである。また、
バーストの周期は時間τDとし、これは映像の１ラ
インに相当するものとする。いま仮に引算回路２
に減算回路６からの入力がないとすると、入力信
号７は帯域フイルタ１でバースト周波数付近以外
の周波数成分を減衰させられた後、そのまま遅延
回路３に入力される。引算回路４は、遅延回路３
の入出力の差をとることになるが、遅延回路３の
遅延時間はτDであるので、ちようど１ライン前の
信号との差をとることになる。１ライン前の信号
は第２図より明らかなようにバーストは極性が反
対であり、映像信号はライン間の相関が強くほぼ
同じ信号であるから、結局引算回路４の出力は映
像信号が抑圧され、バーストのみとなる。更に、
その出力を減衰回路６を通して引算回路２に加え
ることによつて正帰還がかかり、映像信号の抑圧
度は増すことになる。このようにして抽出された
バーストは、第３図のようにゆるやかに立上る波
形をしており、また１回毎に極性が反転してい
る。ウインドコンパレータ５は入力電圧の絶対値
がある値を越えると出力が反転するので、第４図
ｃに示すようにウインドコンパレータ５の出力
は、入力信号（第４図ａ，ｂ）の極性を問わず一
定のタイミングとなる。よつてこの出力を同期パ
ルス８として時間の基準にすることにより、映像
の同期をとることができる。また、抽出されたバ
ーストに位相の合つたクロツクを作ることができ
る。しかしながら、上記従来例においては、回路
を構成する各ブロツクが全てアナログ回路であ
り、温度変化や経時変化によりレベル変動、遅延
時間変動等を起こし、同期パルスのタイミングが
変化する問題点があつた。また、遅延素子等、大
型で高価な部品を使わねばならず、コストがかか
る欠点もあつた。
１図において入力信号７として第２図のような信
号を加える。この入力信号７は映像信号に同期信
号としてバーストを付加したもので、バーストの
極性は１回毎に反転しているものである。また、
バーストの周期は時間τDとし、これは映像の１ラ
インに相当するものとする。いま仮に引算回路２
に減算回路６からの入力がないとすると、入力信
号７は帯域フイルタ１でバースト周波数付近以外
の周波数成分を減衰させられた後、そのまま遅延
回路３に入力される。引算回路４は、遅延回路３
の入出力の差をとることになるが、遅延回路３の
遅延時間はτDであるので、ちようど１ライン前の
信号との差をとることになる。１ライン前の信号
は第２図より明らかなようにバーストは極性が反
対であり、映像信号はライン間の相関が強くほぼ
同じ信号であるから、結局引算回路４の出力は映
像信号が抑圧され、バーストのみとなる。更に、
その出力を減衰回路６を通して引算回路２に加え
ることによつて正帰還がかかり、映像信号の抑圧
度は増すことになる。このようにして抽出された
バーストは、第３図のようにゆるやかに立上る波
形をしており、また１回毎に極性が反転してい
る。ウインドコンパレータ５は入力電圧の絶対値
がある値を越えると出力が反転するので、第４図
ｃに示すようにウインドコンパレータ５の出力
は、入力信号（第４図ａ，ｂ）の極性を問わず一
定のタイミングとなる。よつてこの出力を同期パ
ルス８として時間の基準にすることにより、映像
の同期をとることができる。また、抽出されたバ
ーストに位相の合つたクロツクを作ることができ
る。しかしながら、上記従来例においては、回路
を構成する各ブロツクが全てアナログ回路であ
り、温度変化や経時変化によりレベル変動、遅延
時間変動等を起こし、同期パルスのタイミングが
変化する問題点があつた。また、遅延素子等、大
型で高価な部品を使わねばならず、コストがかか
る欠点もあつた。
発明の目的
本発明は、上記従来例の問題点、欠点を除去す
るものであり、温度、経時変化に対して安定なバ
ースト検出同期回路を安価に提供することを目的
とするものである。
るものであり、温度、経時変化に対して安定なバ
ースト検出同期回路を安価に提供することを目的
とするものである。
発明の構成
本発明は、上記目的を達成するために、回路の
大部分をデイジタル化し、バースト信号をデイジ
タル化した時の特有のパターンを検出し、同期パ
ルスを発生するもので、回路のデイジタル化によ
り、対温度、経時安定度を増し、かつコストを下
げる効果を得るものである。
大部分をデイジタル化し、バースト信号をデイジ
タル化した時の特有のパターンを検出し、同期パ
ルスを発生するもので、回路のデイジタル化によ
り、対温度、経時安定度を増し、かつコストを下
げる効果を得るものである。
実施例の説明
以下に本発明の一実施例の構成について、図面
とともに説明する。
とともに説明する。
第５図において９は入力信号であり、この入力
信号９はウインドコンパレータ１０と（＋）ピー
クホールド回路１４と（−）ピークホールド回路
１５に入力される。また、（＋）ピークホールド
回路１４、（−）ピークホールド回路１５の出力
はウインドコンパレータ１０に基準電圧を与える
ために入力される。ウインドコンパレータ１０の
出力はシフトレジスタ１１に入力され、シフトレ
ジスタ１１とパターンゼネレータ１３の出力はデ
イジタルコンパレータ１２に入力され、デイジタ
ルコンパレータ１２より同期パルス１６が出力さ
れる。また、シフトレジスタ１１には、バースト
から作られ、バーストに位相の合つたクロツク１
７が入力される。
信号９はウインドコンパレータ１０と（＋）ピー
クホールド回路１４と（−）ピークホールド回路
１５に入力される。また、（＋）ピークホールド
回路１４、（−）ピークホールド回路１５の出力
はウインドコンパレータ１０に基準電圧を与える
ために入力される。ウインドコンパレータ１０の
出力はシフトレジスタ１１に入力され、シフトレ
ジスタ１１とパターンゼネレータ１３の出力はデ
イジタルコンパレータ１２に入力され、デイジタ
ルコンパレータ１２より同期パルス１６が出力さ
れる。また、シフトレジスタ１１には、バースト
から作られ、バーストに位相の合つたクロツク１
７が入力される。
次に、上記実施例の動作について説明する。第
５図において入力信号９として第２図のような波
形を加える。（＋）ピークホールド回路１４と
（−）ピークホールド回路１５は、それぞれバー
ストの（＋）ピークと（−）ピークをホールドし
てその電圧をウインドコンパレータ１０に加え
る。ウインドコンパレータ１０は、このピーク電
圧を分圧することにより第６図ａに示すような正
負のしきい値を得ている。この動作により、映像
信号の直流値が変動してもウインドコンパレータ
１０のしきい値は、バーストに対して一定のレベ
ルに保つことができる。その時のウインドコンパ
レータ１０の出力を第６図ｂに示す。更にこの出
力をシフトレジスタ１１のシリアル入力に加え
て、クロツク１７として第６図ｃのような位相の
ものを加えると、シフトレジスタ１１のパラレル
出力として第６図ｃに示すような、１と０の交番
したパターンが得られる。これはバースト特有の
パターンであるので、予じめパターンゼネレータ
１３で作つたこのパターンと、シフトレジスタ１
１のパラレル出力とをデイジタルコンパレータ１
２で比較することにより、その一致信号を同期パ
ルス１６として、バースト位置を検出できる。映
像信号中に、バーストと同じ信号が含まれること
は確率的に低いが、起こり得ぬことではないの
で、同期パルスの周期性を利用して保護をかけて
誤同期を防ぐことができる。
５図において入力信号９として第２図のような波
形を加える。（＋）ピークホールド回路１４と
（−）ピークホールド回路１５は、それぞれバー
ストの（＋）ピークと（−）ピークをホールドし
てその電圧をウインドコンパレータ１０に加え
る。ウインドコンパレータ１０は、このピーク電
圧を分圧することにより第６図ａに示すような正
負のしきい値を得ている。この動作により、映像
信号の直流値が変動してもウインドコンパレータ
１０のしきい値は、バーストに対して一定のレベ
ルに保つことができる。その時のウインドコンパ
レータ１０の出力を第６図ｂに示す。更にこの出
力をシフトレジスタ１１のシリアル入力に加え
て、クロツク１７として第６図ｃのような位相の
ものを加えると、シフトレジスタ１１のパラレル
出力として第６図ｃに示すような、１と０の交番
したパターンが得られる。これはバースト特有の
パターンであるので、予じめパターンゼネレータ
１３で作つたこのパターンと、シフトレジスタ１
１のパラレル出力とをデイジタルコンパレータ１
２で比較することにより、その一致信号を同期パ
ルス１６として、バースト位置を検出できる。映
像信号中に、バーストと同じ信号が含まれること
は確率的に低いが、起こり得ぬことではないの
で、同期パルスの周期性を利用して保護をかけて
誤同期を防ぐことができる。
本実施例においては、アナログ回路部分が少な
く、また遅延素子等高価で大型の部品を使わなく
て済むので、温度等に対して安定でかつ安価にで
きる。
く、また遅延素子等高価で大型の部品を使わなく
て済むので、温度等に対して安定でかつ安価にで
きる。
発明の効果
本発明は上記のような構成であり、以下に示す
効果が得られるものである。
効果が得られるものである。
(a) アナログ回路部分を、ウインドコンパレータ
とピークホールドのみとしているので、温度、
経時変動に対し安定である。
とピークホールドのみとしているので、温度、
経時変動に対し安定である。
(b) 遅延素子等の大型で高価な特殊部品を使用し
ていないので、回路が小型、安価にできる。
ていないので、回路が小型、安価にできる。
第１図は従来のバースト検出同期回路のブロツ
ク図、第２図はバースト検出同期回路に入力する
複合映像信号の波形図、第３図は第１図中のウイ
ンドコンパレータに入力される波形図、第４図は
同ウインドコンパレータの動作説明図、第５図は
本発明の一実施例におけるバースト検出同期回路
のブロツク図、第６図ａ〜ｃは同バースト検出同
期回路の動作説明図である。 ９……入力信号、１０……ウインドコンパレー
タ、１１……シフトレジスタ、１２……デイジタ
ルコンパレータ、１３……パターンゼネレータ、
１４……（＋）ピークホールド回路、１５……
（−）ピークホールド回路、１６……同期パルス、
１７……クロツク。
ク図、第２図はバースト検出同期回路に入力する
複合映像信号の波形図、第３図は第１図中のウイ
ンドコンパレータに入力される波形図、第４図は
同ウインドコンパレータの動作説明図、第５図は
本発明の一実施例におけるバースト検出同期回路
のブロツク図、第６図ａ〜ｃは同バースト検出同
期回路の動作説明図である。 ９……入力信号、１０……ウインドコンパレー
タ、１１……シフトレジスタ、１２……デイジタ
ルコンパレータ、１３……パターンゼネレータ、
１４……（＋）ピークホールド回路、１５……
（−）ピークホールド回路、１６……同期パルス、
１７……クロツク。
Claims (1)
- １ バースト信号を含む入力信号を２値化するウ
インドコンパレータと、このウインドコンパレー
タの出力の時系列信号を並列に変換するシフトレ
ジスタと、並列デイジタル信号を発生するパター
ンゼネレータと、上記シフトレジスタの出力の並
列パターンと上記パターンゼネレータの出力の並
列パターンとを比較するデイジタルコンパレータ
からなり、入力信号中のバースト信号を２値化し
たパターンと、上記パターンゼネレータで作られ
るパターンの一致を検出し、入力信号の同期をと
ることを特徴とするバースト検出同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201595A JPS6093882A (ja) | 1983-10-27 | 1983-10-27 | バ−スト検出同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201595A JPS6093882A (ja) | 1983-10-27 | 1983-10-27 | バ−スト検出同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6093882A JPS6093882A (ja) | 1985-05-25 |
| JPH0113268B2 true JPH0113268B2 (ja) | 1989-03-06 |
Family
ID=16443656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58201595A Granted JPS6093882A (ja) | 1983-10-27 | 1983-10-27 | バ−スト検出同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093882A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792318B2 (ja) * | 1989-09-14 | 1995-10-09 | 三洋電機株式会社 | 低温庫 |
-
1983
- 1983-10-27 JP JP58201595A patent/JPS6093882A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6093882A (ja) | 1985-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231063A (en) | Frame synchronizer having a write-inhibit circuit | |
| JPS6272279A (ja) | 垂直同期信号検出回路 | |
| US4606053A (en) | Bi-phase decoder | |
| JPS5815376A (ja) | テレビジヨン信号用振幅検出回路 | |
| JPH0113268B2 (ja) | ||
| US4703354A (en) | Non-linear sync signal processing circuit | |
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| JPH0119789B2 (ja) | ||
| US4600944A (en) | Low cost synchronizing signal separator | |
| JPH0113269B2 (ja) | ||
| JPH0810947B2 (ja) | ビデオ信号処理装置 | |
| JPH0218636B2 (ja) | ||
| GB2088663A (en) | Circuit arrangement for deriving a field synchronising signal from a composite television synchronising signal | |
| KR950703253A (ko) | 양호한 노이즈 면역성을 갖는 tv 라인 및 필드 검출 장치(tv line and field detection apparatus with good noise immunity) | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JPS6151831B2 (ja) | ||
| JPH0523019Y2 (ja) | ||
| KR880000409Y1 (ko) | 비월주사 영상 신호의 우 · 기수필드 검출회로 | |
| JP2563639B2 (ja) | 色副搬送波発生装置 | |
| SU1488855A1 (ru) | Устройство для считывания изображений | |
| JP2671371B2 (ja) | 位相比較器 | |
| JPH0483475A (ja) | 同期信号分離回路 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPS61260770A (ja) | 同期制御回路 |