JPH0484128A - 光デマルチプレクサ - Google Patents
光デマルチプレクサInfo
- Publication number
- JPH0484128A JPH0484128A JP19964590A JP19964590A JPH0484128A JP H0484128 A JPH0484128 A JP H0484128A JP 19964590 A JP19964590 A JP 19964590A JP 19964590 A JP19964590 A JP 19964590A JP H0484128 A JPH0484128 A JP H0484128A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- demultiplexer
- branching
- gate switch
- gate switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 9
- 230000008033 biological extinction Effects 0.000 abstract description 4
- 230000002238 attenuated effect Effects 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 abstract 2
- 238000005253 cladding Methods 0.000 description 14
- 230000031700 light absorption Effects 0.000 description 9
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、超高速光通信システム、光交換システム等に
用いられる光デマルチフレフサに関する。
用いられる光デマルチフレフサに関する。
近年の光通信システム、光交換システムの発展に伴い、
超高速の光パルス列あるいは、時分割光信号を低速に落
し信号処理をするための、光デマルチプレクサの実現が
望まれている。このような光デマルチプレクサとしては
、超高速動作は勿論のこと、低電圧動作が可能で、小型
化、集積化が容易であることが要求される。
超高速の光パルス列あるいは、時分割光信号を低速に落
し信号処理をするための、光デマルチプレクサの実現が
望まれている。このような光デマルチプレクサとしては
、超高速動作は勿論のこと、低電圧動作が可能で、小型
化、集積化が容易であることが要求される。
光デマルチプレクサの例として、芳賀らの試作した１×
４高速光スイツチ／デマルチプレクサが雑誌アイ・イー
・イー・イー・ジャーナル・オブ・ライトウニイブ・テ
クノロジー １９８５年、第３巻、１１６頁に記載され
ている。これはニオブ酸リチウム基板を用い、Ｙ分岐と
非対称Ｘ分岐とその間の位相変調を与える光導波路より
なる１×２スイツチを３個集積し１×４スイツチを構成
したものであり、１つの入射光導波路に入った４ Ｇ
ｂ ／ ｓの入力光信号Ｉ Ｇ ｂ ／ ｓの光信号と
して各々４つの光導波路より出力する動作を実現してい
る。素子の全長は約４０ｍｍと大きく、また動作電圧は
６．６〜１３３■である。
４高速光スイツチ／デマルチプレクサが雑誌アイ・イー
・イー・イー・ジャーナル・オブ・ライトウニイブ・テ
クノロジー １９８５年、第３巻、１１６頁に記載され
ている。これはニオブ酸リチウム基板を用い、Ｙ分岐と
非対称Ｘ分岐とその間の位相変調を与える光導波路より
なる１×２スイツチを３個集積し１×４スイツチを構成
したものであり、１つの入射光導波路に入った４ Ｇ
ｂ ／ ｓの入力光信号Ｉ Ｇ ｂ ／ ｓの光信号と
して各々４つの光導波路より出力する動作を実現してい
る。素子の全長は約４０ｍｍと大きく、また動作電圧は
６．６〜１３３■である。
従来例では基本エレメントである１×２スイツチの動作
原理としてニオブ酸リチウムの電気光学効果による屈折
率変化を用いているために、かなり長い素子長か必要で
あり、更に動作電圧が比較的高いという問題があった。
原理としてニオブ酸リチウムの電気光学効果による屈折
率変化を用いているために、かなり長い素子長か必要で
あり、更に動作電圧が比較的高いという問題があった。
従ってこの素子サイズではＩＸ８．ｌＸ１６などへの拡
張は困難であり、更に２０Ｇｂ／ｓ、４０Ｇｂ／ｓとい
った超高速領域での適用は進行波電極などの複雑な構造
を用いずには実現が難しい。
張は困難であり、更に２０Ｇｂ／ｓ、４０Ｇｂ／ｓとい
った超高速領域での適用は進行波電極などの複雑な構造
を用いずには実現が難しい。
本発明の目的は、光分岐回路と半導体の電界吸収効果を
用いた光ゲートスイッチと光増幅器を集積することによ
り、小型化、集積化、低電圧化を図るとともに、光分岐
による損失を補うことができ、更にこれらを高抵抗半導
体基板上に製作することで、光ゲートスイッチ単体の素
子容量を下げ、超高速動作を図ったデマルチプレクサを
提供することにある。
用いた光ゲートスイッチと光増幅器を集積することによ
り、小型化、集積化、低電圧化を図るとともに、光分岐
による損失を補うことができ、更にこれらを高抵抗半導
体基板上に製作することで、光ゲートスイッチ単体の素
子容量を下げ、超高速動作を図ったデマルチプレクサを
提供することにある。
本発明の光デマルチプレクサは、高抵抗半導体基板上に
、一つの入射用の光導波路から入った光信号をｎ本の光
に分岐する光分岐回路と、前記光分岐回路の各々の分岐
先に光学的に結合する位置関係にあるＰＩＮ構造を持つ
半導体光導波路と、前記ＰＩＮｌｉｉ造を持つ半導体光
導波路に電界を印加する手段と、前記各々のＰ Ｉ Ｎ
ｉｌ造を持つ半導体光導波路に光学的に結合する位置関
係にある半導体光増幅器を備えることを特徴とする。
、一つの入射用の光導波路から入った光信号をｎ本の光
に分岐する光分岐回路と、前記光分岐回路の各々の分岐
先に光学的に結合する位置関係にあるＰＩＮ構造を持つ
半導体光導波路と、前記ＰＩＮｌｉｉ造を持つ半導体光
導波路に電界を印加する手段と、前記各々のＰ Ｉ Ｎ
ｉｌ造を持つ半導体光導波路に光学的に結合する位置関
係にある半導体光増幅器を備えることを特徴とする。
本発明はＩＸｎの光分岐回路と、各々の分岐先に光学的
に結合するＰＩＮ構造の光導波路、すなわち半導体の電
界吸収効果を用いた光ケートスイッチと、更にそれと光
学的に結合する光増幅器とを集積した構成を採っている
。基本的な動作は、光ゲートスイッチをＯＮ状態にした
出力ボートのみに光が出力されるので、光パルス列ある
いは光信号のビットレートに同期させて順番に光ゲート
スイッチをＯＮ状態にすることて光デマルチプレクサと
しての動作が実現できる。ここで用いられる光ゲートス
イッチは素子長か２００μｍと小型で、電圧３■程度で
消光比１５ｄＢ以上と優れた特性を有している。従って
十分な低電圧で動作する光デマルチプレクサが得られる
。更に構造上、光分岐の数を増やしても光ゲートスイッ
チが直列に接続されることはなく、光分岐による減衰し
た光パワーを光増幅器により十分補うことが可能なので
、分岐数の拡張も非常に容易である。また全体の素子長
は光分岐回路の長さでほぼ決まり、これを最適化するこ
とにより十分な小型化も図れる。電界吸収型の光スィッ
チの速度は素子の容量によって決まり、高抵抗半導体基
板を用いるとにより素子の奇数容量を大幅に低減でき、
４０ＧＨ２以上の帯域が得られることが、１９９０年電
子情報通信学会春季全国大会予稿集 ４〜２９４頁で述
べられている。従って本発明による光デマルチプレクサ
は、高抵抗半導体基板上に光分岐回路と電界吸収効果を
用いた光ゲートスイッチ、光増幅器が集積された構成で
あるため、ゲートスイッチのスイッチング速度か非常に
速く、超高速の時系列光信号を処理することが可能で、
更に光パワーワの損失が小さいという特長をもつ。
に結合するＰＩＮ構造の光導波路、すなわち半導体の電
界吸収効果を用いた光ケートスイッチと、更にそれと光
学的に結合する光増幅器とを集積した構成を採っている
。基本的な動作は、光ゲートスイッチをＯＮ状態にした
出力ボートのみに光が出力されるので、光パルス列ある
いは光信号のビットレートに同期させて順番に光ゲート
スイッチをＯＮ状態にすることて光デマルチプレクサと
しての動作が実現できる。ここで用いられる光ゲートス
イッチは素子長か２００μｍと小型で、電圧３■程度で
消光比１５ｄＢ以上と優れた特性を有している。従って
十分な低電圧で動作する光デマルチプレクサが得られる
。更に構造上、光分岐の数を増やしても光ゲートスイッ
チが直列に接続されることはなく、光分岐による減衰し
た光パワーを光増幅器により十分補うことが可能なので
、分岐数の拡張も非常に容易である。また全体の素子長
は光分岐回路の長さでほぼ決まり、これを最適化するこ
とにより十分な小型化も図れる。電界吸収型の光スィッ
チの速度は素子の容量によって決まり、高抵抗半導体基
板を用いるとにより素子の奇数容量を大幅に低減でき、
４０ＧＨ２以上の帯域が得られることが、１９９０年電
子情報通信学会春季全国大会予稿集 ４〜２９４頁で述
べられている。従って本発明による光デマルチプレクサ
は、高抵抗半導体基板上に光分岐回路と電界吸収効果を
用いた光ゲートスイッチ、光増幅器が集積された構成で
あるため、ゲートスイッチのスイッチング速度か非常に
速く、超高速の時系列光信号を処理することが可能で、
更に光パワーワの損失が小さいという特長をもつ。
第１図（ａ＞、（ｂ）、（ｃ）は、本発明による光デマ
ルチプレクサの実施例を示す斜視図、及び斜視図中のＡ
−Ａ’ 、Ｂ−Ｂ′間の断面図である。ここでは１×４
の場合について示し、光分岐回路としてはＹ分岐を２段
にしたもの用いた。材料系としては、ＩｎＧａＡｓＰ／
ＩｎＰ系を用い、光分岐回路部と光ゲートスイッチ部で
は導波層波長組成の異なるダブルへテロ（ＤＨ）構造の
光導波路を用いた構造で、光増幅器に関しては導波層の
上に活性層を設はエバネッセント波結合の構造を用いた
場合につき説明するが、材料、組成、構造はこれに限定
されるものではなく、ＩｎＧａＡｓ／ＩｎＡｌＡｓ系、
Ｇ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａＡｓ系の材料、更
に多重量子井戸（ＭＱＷ）ｉ造などを用いてもよい。
ルチプレクサの実施例を示す斜視図、及び斜視図中のＡ
−Ａ’ 、Ｂ−Ｂ′間の断面図である。ここでは１×４
の場合について示し、光分岐回路としてはＹ分岐を２段
にしたもの用いた。材料系としては、ＩｎＧａＡｓＰ／
ＩｎＰ系を用い、光分岐回路部と光ゲートスイッチ部で
は導波層波長組成の異なるダブルへテロ（ＤＨ）構造の
光導波路を用いた構造で、光増幅器に関しては導波層の
上に活性層を設はエバネッセント波結合の構造を用いた
場合につき説明するが、材料、組成、構造はこれに限定
されるものではなく、ＩｎＧａＡｓ／ＩｎＡｌＡｓ系、
Ｇ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａＡｓ系の材料、更
に多重量子井戸（ＭＱＷ）ｉ造などを用いてもよい。
まず第１図を用いて本発明の実施例の製作方法について
簡単に説明する。高抵抗ＩｎＰ基板上にｎ”−ＩｎＰク
ラッド層２を０．５μｍ、ｉＩ ｎＧａＡｓＰ （バン
ドギャップ波長１．４５μｍ）光吸収層３を０．３μｍ
、ｐ”−Ｉ ｎＰクラッド層４を０．８μｍをＭＯＶＰ
Ｅ法により順次成長し、光ゲートスイッチとなる層構造
をまず成長する。次に光分岐回路が形成される部分を高
抵抗ＩｎＰ基板１が表面に出るまでエツチングにより落
とし、エツチングされた部分にのみ１−ＩｎＰクラッド
層５を０．５．ｃｚｍ、１−ＩｎＧａＡｓＰ（バンドギ
ャップ波長１．１μｍ）ガイド層６をＱ、３μｍ、１−
ＩｎＰクラッド層７を０８μｍをＭＯＶＰＥ法により選
択的に成長する。
簡単に説明する。高抵抗ＩｎＰ基板上にｎ”−ＩｎＰク
ラッド層２を０．５μｍ、ｉＩ ｎＧａＡｓＰ （バン
ドギャップ波長１．４５μｍ）光吸収層３を０．３μｍ
、ｐ”−Ｉ ｎＰクラッド層４を０．８μｍをＭＯＶＰ
Ｅ法により順次成長し、光ゲートスイッチとなる層構造
をまず成長する。次に光分岐回路が形成される部分を高
抵抗ＩｎＰ基板１が表面に出るまでエツチングにより落
とし、エツチングされた部分にのみ１−ＩｎＰクラッド
層５を０．５．ｃｚｍ、１−ＩｎＧａＡｓＰ（バンドギ
ャップ波長１．１μｍ）ガイド層６をＱ、３μｍ、１−
ＩｎＰクラッド層７を０８μｍをＭＯＶＰＥ法により選
択的に成長する。
更に光増幅器が形成される部分をｉ −Ｉ ｎＧａＡｓ
Ｐ光吸収層３が表面にでるまでエツチングにより落とし
、その上にｉ−Ｉ ｎＧａＡｓＰ （バンドギャップ波
長１．５５μｍ）活性層８を０．１５μｍ、ｐ” −１
ｎＰクラッド層９を０．６５μｍを再びＭＯＶＰＥ法を
用いて選択的に成長する。
Ｐ光吸収層３が表面にでるまでエツチングにより落とし
、その上にｉ−Ｉ ｎＧａＡｓＰ （バンドギャップ波
長１．５５μｍ）活性層８を０．１５μｍ、ｐ” −１
ｎＰクラッド層９を０．６５μｍを再びＭＯＶＰＥ法を
用いて選択的に成長する。
これによりほぼＢ−Ｂ’間の断面図（第１図（Ｃ））に
示したような構造が形成される。光分岐回路１４の１−
ＩｎＧａＡｓＰガイド層６と光ゲートスイッチ１５の１
−ＩｎＧａＡｓＰ光吸収層３と光吸収−３良好な光学的
結合が為され、また光ゲートスイッチ１５と光増幅器１
６は共通の１−ＩｎＧａＡｓＰ光吸収層３を光吸収−３
ので光学的結合に関しては問題ない。
示したような構造が形成される。光分岐回路１４の１−
ＩｎＧａＡｓＰガイド層６と光ゲートスイッチ１５の１
−ＩｎＧａＡｓＰ光吸収層３と光吸収−３良好な光学的
結合が為され、また光ゲートスイッチ１５と光増幅器１
６は共通の１−ＩｎＧａＡｓＰ光吸収層３を光吸収−３
ので光学的結合に関しては問題ない。
次に、光分岐回路及び光ゲートスイッチ、光増幅器形成
のため、ＳｉＯ□マスクパターンを通常のフォトリソグ
ラフィー法により形成する。この時のストライプの幅は
１．５μｍである。この５ｉ０２マスクを用い、ｎ”−
ＩｎＰクラッド層２、及び１−ＩｎＰクラッド層５が表
面に露出するまでエツチングし、まずハイメサ構造の光
導波路パターンを形成し、その後レジストマスクを用い
、光ゲートスイッチ及び光増幅器の導波路の片側でｐ側
電極が形成される部分のみ更にｎ” −ＩｎＰクラッド
層２をエツチングし、高抵抗ＩｎＰ基板１を露出させる
。レジストマスクを剥離後、先はどの５ｉ０２マスクを
、そのまま選択成長用のマスクとして用い高抵抗ＩｎＰ
埋込み層１０で全体を埋め込む。この時点で光分岐回路
１４は完成し、埋め込み構造の光導波路が形成される。
のため、ＳｉＯ□マスクパターンを通常のフォトリソグ
ラフィー法により形成する。この時のストライプの幅は
１．５μｍである。この５ｉ０２マスクを用い、ｎ”−
ＩｎＰクラッド層２、及び１−ＩｎＰクラッド層５が表
面に露出するまでエツチングし、まずハイメサ構造の光
導波路パターンを形成し、その後レジストマスクを用い
、光ゲートスイッチ及び光増幅器の導波路の片側でｐ側
電極が形成される部分のみ更にｎ” −ＩｎＰクラッド
層２をエツチングし、高抵抗ＩｎＰ基板１を露出させる
。レジストマスクを剥離後、先はどの５ｉ０２マスクを
、そのまま選択成長用のマスクとして用い高抵抗ＩｎＰ
埋込み層１０で全体を埋め込む。この時点で光分岐回路
１４は完成し、埋め込み構造の光導波路が形成される。
光ゲートスイッチ１５及び光増幅器１６のｎ側の電極を
取り出すために、導波路のｐ側電極が形成される部分の
反対側をエツチングにより１００μｍ×４００μｍ程度
の穴を開け、ｎ＋−ＩｎＰクラッド層２を表面に露出さ
せる。次に第１図（ｃ）に示すように、光ゲートスイッ
チ１５と光増幅器１６間の電気的な分離を採るために両
者の間に溝を設ける。最後にＡ−Ａ’断面図（第１図（
ｂ））に示すように、光ゲートスイッチ及び光増幅器の
導波路上及び高抵抗ＩｎＰ基板１上に直接高抵抗ＩｎＰ
埋め込み層１０がある側（図中では導波路の右側）に光
ゲートスイッチのｐ側電極１１、光増幅器のｐ側電極１
２を電気的な独立を保ちながら形成し、ｐ側電極１１．
１２と反対側でｎ＋ＩｎＰクラッド層２が表面に出てい
る部分にｎ側電極１３を形成し素子は完成する。
取り出すために、導波路のｐ側電極が形成される部分の
反対側をエツチングにより１００μｍ×４００μｍ程度
の穴を開け、ｎ＋−ＩｎＰクラッド層２を表面に露出さ
せる。次に第１図（ｃ）に示すように、光ゲートスイッ
チ１５と光増幅器１６間の電気的な分離を採るために両
者の間に溝を設ける。最後にＡ−Ａ’断面図（第１図（
ｂ））に示すように、光ゲートスイッチ及び光増幅器の
導波路上及び高抵抗ＩｎＰ基板１上に直接高抵抗ＩｎＰ
埋め込み層１０がある側（図中では導波路の右側）に光
ゲートスイッチのｐ側電極１１、光増幅器のｐ側電極１
２を電気的な独立を保ちながら形成し、ｐ側電極１１．
１２と反対側でｎ＋ＩｎＰクラッド層２が表面に出てい
る部分にｎ側電極１３を形成し素子は完成する。
基板は研磨により厚さ約１００μｍ、光ゲートスイッチ
部分の素子長は２００μｍ、光増幅器部分の素子長は４
００μｍであり、またｐ側電極のパッド部の面積は各々
８０μｍＸ８０μｍである。各光ゲートスイッチの間隔
は２５０μｍ、光分岐回路のＹ分岐の分岐角は５度であ
り、光デマルチプレクサとしての素子サイズは９ ａｍ
Ｘ １ ａｍと小さく、従来例の４分の１以下である
。
部分の素子長は２００μｍ、光増幅器部分の素子長は４
００μｍであり、またｐ側電極のパッド部の面積は各々
８０μｍＸ８０μｍである。各光ゲートスイッチの間隔
は２５０μｍ、光分岐回路のＹ分岐の分岐角は５度であ
り、光デマルチプレクサとしての素子サイズは９ ａｍ
Ｘ １ ａｍと小さく、従来例の４分の１以下である
。
次にこの実施例の光デマルチプレクサの動作について第
１図、第２図及び第３図を用いて説明する。最初に第１
図を用いて基本的な特性について述べる。
１図、第２図及び第３図を用いて説明する。最初に第１
図を用いて基本的な特性について述べる。
入射光の波長を１．５５μｍとする。光分岐回路１４人
入射れた光はＹ分岐２段を通り４分割され各々の光ゲー
トスイッチに導かれる。Ｙ分岐の分岐角は５度と非常に
小さく、また光分岐回路部でのガイド層６の波長組成は
１．１μｍであるため、ここでの分岐部での過剰損失、
吸収損失はほとんどなく、入射光のパワーの減衰はほぼ
分岐によるものだけとなる。光ゲートスイッチの光吸収
層３へ入射された光は、スイッチの逆バイアス電圧が０
■の時は光ゲートスイッチはＯＮ状態であるため、ここ
をそのまま通過し次段の光増幅器へと導かれる。光増幅
器には常時電流が注入されており、波長１．５５μｍの
光はここで十分に増幅され、入射光が４分岐されたこと
による損失は補われ出力される。光吸収層３に逆バイア
ス電圧が印加されると、電界吸収効果により光は吸収さ
れ光ゲートスイッチはＯＦＦ状態となる。この時の消光
比（ＯＮ−ＯＦＦ比）は使用波長、光吸収層の波長組成
、吸収層の長さによって決まるが、本実施例の場合では
、電圧３■で消光比１５ｄＢが得られ、光ゲートスイッ
チとしては十分な特性が得られている。
入射れた光はＹ分岐２段を通り４分割され各々の光ゲー
トスイッチに導かれる。Ｙ分岐の分岐角は５度と非常に
小さく、また光分岐回路部でのガイド層６の波長組成は
１．１μｍであるため、ここでの分岐部での過剰損失、
吸収損失はほとんどなく、入射光のパワーの減衰はほぼ
分岐によるものだけとなる。光ゲートスイッチの光吸収
層３へ入射された光は、スイッチの逆バイアス電圧が０
■の時は光ゲートスイッチはＯＮ状態であるため、ここ
をそのまま通過し次段の光増幅器へと導かれる。光増幅
器には常時電流が注入されており、波長１．５５μｍの
光はここで十分に増幅され、入射光が４分岐されたこと
による損失は補われ出力される。光吸収層３に逆バイア
ス電圧が印加されると、電界吸収効果により光は吸収さ
れ光ゲートスイッチはＯＦＦ状態となる。この時の消光
比（ＯＮ−ＯＦＦ比）は使用波長、光吸収層の波長組成
、吸収層の長さによって決まるが、本実施例の場合では
、電圧３■で消光比１５ｄＢが得られ、光ゲートスイッ
チとしては十分な特性が得られている。
次にスイッチング速度について述べる。作用の項でも述
べた様に、電界効果を用いたスイッチのスイッチング速
度あるいは変調帯域△ｆは素子の静電容量Ｃによりほぼ
決定され、 △ｆ＝１／（πＣＲ） で表される。本発明では高抵抗半導体基板を用い、ｐ側
電極のパッドの下すべて高抵抗半導体層であるため素子
の寄生容量がほとんど無視てき、その結果素子容量が非
常に小さくなる構造である。実施例の場合、素子全体の
容量は０．１２ｐＦである。従って、本発明に用いた光
ケートスイッチの変調周波数帯域は５０ＧＨｚ以上であ
り、超高速のスイッチングが可能である。
べた様に、電界効果を用いたスイッチのスイッチング速
度あるいは変調帯域△ｆは素子の静電容量Ｃによりほぼ
決定され、 △ｆ＝１／（πＣＲ） で表される。本発明では高抵抗半導体基板を用い、ｐ側
電極のパッドの下すべて高抵抗半導体層であるため素子
の寄生容量がほとんど無視てき、その結果素子容量が非
常に小さくなる構造である。実施例の場合、素子全体の
容量は０．１２ｐＦである。従って、本発明に用いた光
ケートスイッチの変調周波数帯域は５０ＧＨｚ以上であ
り、超高速のスイッチングが可能である。
次に第２図及び第３図を用いて光デマルチプレクサとし
ての動作を説明する。ここでは４０Ｇｂ／Ｓの入射光の
光パルス列を４分割し、４つの１０ Ｇ ｂ ／ ｓの
光パルス列に変換する場合について示す。
ての動作を説明する。ここでは４０Ｇｂ／Ｓの入射光の
光パルス列を４分割し、４つの１０ Ｇ ｂ ／ ｓの
光パルス列に変換する場合について示す。
入射光パルス列は光分岐回路２１を通り４分割され各々
同じ時間に光ゲートスイッチ２２２３．２４．２５到達
する。第３図には入射光パルス列と各光ゲートスイッチ
に印加する逆バイアス電圧ｖｌ〜Ｖ４の時間的な関係を
示したもので、光ゲートスイッチをＯＮ状態にする、つ
まり逆バイアス電圧をＯ■にする時間を１ビット分の時
間、２５ｐｓとし、各々の光ゲートスイッチには、前段
に比べ２Ｓｐｓずつ遅らせて電気的な信号を与えている
。その結果、第２図に示すように、４０ Ｇ ｂ ／
ｓの光パルス列が各々１０Ｇｂ／Ｓ４本の光出力に変換
され出力される。先に説明したように本光ゲートスイッ
チは超高速動作が可能であるため、このように４０ Ｇ
ｂ ／ ｓ程度の光信号を切り出すことは容易である
。
同じ時間に光ゲートスイッチ２２２３．２４．２５到達
する。第３図には入射光パルス列と各光ゲートスイッチ
に印加する逆バイアス電圧ｖｌ〜Ｖ４の時間的な関係を
示したもので、光ゲートスイッチをＯＮ状態にする、つ
まり逆バイアス電圧をＯ■にする時間を１ビット分の時
間、２５ｐｓとし、各々の光ゲートスイッチには、前段
に比べ２Ｓｐｓずつ遅らせて電気的な信号を与えている
。その結果、第２図に示すように、４０ Ｇ ｂ ／
ｓの光パルス列が各々１０Ｇｂ／Ｓ４本の光出力に変換
され出力される。先に説明したように本光ゲートスイッ
チは超高速動作が可能であるため、このように４０ Ｇ
ｂ ／ ｓ程度の光信号を切り出すことは容易である
。
ここでは光分岐回路として７分岐を縦続接続した、１×
４の光デマルチプレクサについて説明したが、同様な構
成で１×８．１×１６への拡張も光増幅器により分岐に
よる損失を補うことができるので、十分可能である。こ
の場合光分岐回路部が長くなるが、９０度ミラーなどに
より光を垂直に折り返す光分岐回路を用いれば、数關以
内で素子が実現できる。
４の光デマルチプレクサについて説明したが、同様な構
成で１×８．１×１６への拡張も光増幅器により分岐に
よる損失を補うことができるので、十分可能である。こ
の場合光分岐回路部が長くなるが、９０度ミラーなどに
より光を垂直に折り返す光分岐回路を用いれば、数關以
内で素子が実現できる。
以上詳細に説明したように、本発明によれば超高速動作
が可能な光デマルチプレクサが得られ、将来の超高速光
通信システム、光交換システムの実現に貢献すること大
である。
が可能な光デマルチプレクサが得られ、将来の超高速光
通信システム、光交換システムの実現に貢献すること大
である。
第１図（ａ）、（ｂ）、（ｃ）は本発明の光テマルチプ
レクサの実施例を示す斜視図及び各部の断面図であり、
第２図、第３図は本発明の光デマルチプレクサとしての
動作を説明するための図である。 図において、１は高抵抗ＩｎＰ基板、２はｎ＋ＩｎＰク
ラッド層、３は１−ＩｎＧａＡｓＰ光吸収層、４．９は
ｐ”−ＩｎＰクラッド層、５は１−ＩｎＰクラッド層、
６はｉ −Ｉ ｎＧａＡｓ Ｐガイド層、７は１−Ｉｎ
Ｐクラッド層、８はｉ−Ｉ ｎＧａＡｓＰ活性層、１ｏ
は高抵抗ＩｎＰ埋め込み層、１１．１２はｐ側電極、１
３はｎｌ電極、１４．２１は光分岐回路、１５，２２．
２３゜２４．２５は光ゲートスイッチ、１６は光増幅器
である。
レクサの実施例を示す斜視図及び各部の断面図であり、
第２図、第３図は本発明の光デマルチプレクサとしての
動作を説明するための図である。 図において、１は高抵抗ＩｎＰ基板、２はｎ＋ＩｎＰク
ラッド層、３は１−ＩｎＧａＡｓＰ光吸収層、４．９は
ｐ”−ＩｎＰクラッド層、５は１−ＩｎＰクラッド層、
６はｉ −Ｉ ｎＧａＡｓ Ｐガイド層、７は１−Ｉｎ
Ｐクラッド層、８はｉ−Ｉ ｎＧａＡｓＰ活性層、１ｏ
は高抵抗ＩｎＰ埋め込み層、１１．１２はｐ側電極、１
３はｎｌ電極、１４．２１は光分岐回路、１５，２２．
２３゜２４．２５は光ゲートスイッチ、１６は光増幅器
である。
Claims (1)
- 高抵抗半導体基板上に、一つの入射用の光導波路から入
った光信号をｎ本の光に分岐する光分岐回路と、前記光
分岐回路の各々の分岐先に光学的に結合する位置関係に
あるＰＩＮ構造を持つ半導体光導波路と、前記ＰＩＮ構
造を持つ半導体光導波路に電界を印加する手段と、前記
各々のＰＩＮ構造を持つ半導体光導波路に光学的に結合
する位置関係にある半導体光増幅器を備えることを特徴
とする光デマルチプレクサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199645A JP2901321B2 (ja) | 1990-07-27 | 1990-07-27 | 光デマルチプレクサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199645A JP2901321B2 (ja) | 1990-07-27 | 1990-07-27 | 光デマルチプレクサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0484128A true JPH0484128A (ja) | 1992-03-17 |
| JP2901321B2 JP2901321B2 (ja) | 1999-06-07 |
Family
ID=16411299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199645A Expired - Fee Related JP2901321B2 (ja) | 1990-07-27 | 1990-07-27 | 光デマルチプレクサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901321B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531365B2 (en) * | 2001-06-22 | 2003-03-11 | International Business Machines Corporation | Anti-spacer structure for self-aligned independent gate implantation |
| JP2017201648A (ja) * | 2016-05-02 | 2017-11-09 | 日本電信電話株式会社 | 光半導体素子および半導体モノリシック型光回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135441A (ja) * | 1983-12-14 | 1984-08-03 | Hitachi Ltd | 光導波路スイツチ |
| JPH01185612A (ja) * | 1988-01-20 | 1989-07-25 | Kokusai Denshin Denwa Co Ltd <Kdd> | 光変調素子及びその製造方法 |
-
1990
- 1990-07-27 JP JP2199645A patent/JP2901321B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135441A (ja) * | 1983-12-14 | 1984-08-03 | Hitachi Ltd | 光導波路スイツチ |
| JPH01185612A (ja) * | 1988-01-20 | 1989-07-25 | Kokusai Denshin Denwa Co Ltd <Kdd> | 光変調素子及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531365B2 (en) * | 2001-06-22 | 2003-03-11 | International Business Machines Corporation | Anti-spacer structure for self-aligned independent gate implantation |
| JP2017201648A (ja) * | 2016-05-02 | 2017-11-09 | 日本電信電話株式会社 | 光半導体素子および半導体モノリシック型光回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2901321B2 (ja) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838844A (en) | Integrated optical circuit comprising a polarization convertor | |
| US7616843B2 (en) | Optical functional device and fabrication process of the same | |
| US6954568B2 (en) | Method and apparatus for splitting or combining optical beams with A Y coupler with reduced loss and electrical isolation | |
| US5146513A (en) | Semiconductor optical device and array of the same | |
| Zhang et al. | Silicon photonic terabit/s network-on-chip for datacenter interconnection | |
| US5627929A (en) | Integrated optical XY coupler | |
| JPS63197923A (ja) | マトリツクス光スイツチ | |
| US6961169B2 (en) | Light-controlled light modulator | |
| EP1507166B1 (en) | Integrated optical amplification and switching module based on semiconductors | |
| US4998791A (en) | Integrated optical switches with very high extinction ratios | |
| JPS61198212A (ja) | 光回路機能素子 | |
| JP2901321B2 (ja) | 光デマルチプレクサ | |
| US6956985B2 (en) | Semiconductor-based optical switch architecture | |
| US5394491A (en) | Semiconductor optical switch and array of the same | |
| EP1314333B1 (en) | Integrated optical router and wavelength convertor matrix | |
| JPH0659294A (ja) | 導波路形光スイッチ | |
| JPH0486622A (ja) | 光デマルチプレクサ | |
| US5247592A (en) | Semiconductor optical device and array of the same | |
| JPH04155309A (ja) | マトリクス光スイッチ | |
| JP2001159748A (ja) | 半導体光機能装置および半導体光機能素子 | |
| JP2630052B2 (ja) | マトリクス光スイッチ | |
| JP3490258B2 (ja) | 半導体光素子及びこの偏波制御方法ならびに光集積回路 | |
| JP2000347231A (ja) | 光ゲートスイッチ素子 | |
| US7336855B1 (en) | Integration of a waveguide self-electrooptic effect device and a vertically coupled interconnect waveguide | |
| JPH0719001B2 (ja) | 半導体光スイツチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |