JPH0484782A - テスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテスト回路に関し、特にＬＳＩのテスト回路に
関する。

〔従来の技術〕

従来、この種のテスト回路は第２図に示すようにテスト
モード専用端子を複数個ＬＳＩに設けて、各テストモー
ドに設定しテストする方法が一般的である。

また、リセット端子（たいていのＬＳＩには存在する端
子）を利用し、電源端子に通常印加される電圧（例とし
て０〜５Ｖ）より高い電圧（例とし電源端子に印加され
る電圧の２倍程度）をリセット端子に印加する事でテス
トモードに設定する方法もある。

サラに、マイクロコンピュータ等では、リセット端子に
よるリセット解除後、ＬＳＩ内部テストプログラムが作
動し通常ありえないと判断できるタイミングで各端子（
各ポート）にデータを入力するとテストモードに設定で
きる方法もある。

〔発明が解決しようとする課題〕

この従来のテスト回路では、テスト用端子が複数必要で
あるため小数ピンのＬＳＩには適用するのが困難であっ
たり、回路規模が大きくテストモードに設定するのが複
雑である。

〔課題を解決するための手段〕

本発明のテスト回路は、ＬＳＩ内部信号をＬＳＩ外部へ
出力する出力回路と、ＬＳＩ内部信号とＬＳＩ外部信号
を比較する比較回路とを備えている。

〔実旅例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のテスト回路である。

このテスト回路は、出力回路（インバータ）１およびイ
ンバータ２とＥＸＯＲ３で構成された比較回路を有する
。また、４は外部端子、５は外部端子４に圧力するデー
タ線、６はテストモード信号である。

次に動作を説明すると、５に論理信号を入力するとその
反転信号が４に出力される。（出力ポート動作）この時
、ＥＸＯＲの２人力には常に同−論理レベルが入力され
るため、その出力であるテストモード信号６は常にロウ
レベルであり、非テストモード状態になっている。ここ
で、テストモードにするには、４の圧力の論理レベルを
測定し、その反転信号を強制的に入力すると、テストモ
ード信号６はハイレベルとなりテストモード状態に入る
。また４の強制入力を解除すれば、テストモードが解除
される。

第３図は、前述実施例の比較回路を論理レベルからアナ
ログレベルに変更した第２の実施例である。これは、通
常動作時（非テストモード）に外部端子１４にＬＥＤ　
（発光ダイオード）が付加されている場合などは流れる
電流により論理レベルが反転して見える事がありえる（
テストモードに入ってしまう）ため、そのしきい値電圧
をＣＭＯＳレベルではなく、電源電圧側もしくはクラン
ド側にずらす必要があるためである。

〔発明の効果〕

以上説明したように本発明は、ＬＳＩの出力回路に比較
回路を追加する事により、ＬＳＩの端子を増やす事なく
かつ簡単な回路にてテスト回路を構成できるという効果
を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は従来例の
ブロック図、第３図は本発明の第２の実施例である。 １．２．１１・・・・・・インバータ、３．１３・・・
・・・ＥＸＯＲ，４，７，８，９，１４・・・・・・Ｌ
ＳＩ外部端子、５，１５・・・・・・ＬＳＩデータ線、
６，１６・・・・・・テストモード信号、１０・・・・
・・ＬＳＩ、１２・・・・・・コンパレータ、１７．１
８・・・・・・比較用抵抗。

Claims (1)

【特許請求の範囲】
1. 複数の出力回路と複数の比較回路を備えた事を特徴とす
   るテスト回路。