JPH0485427U - - Google Patents
Info
- Publication number
- JPH0485427U JPH0485427U JP12879790U JP12879790U JPH0485427U JP H0485427 U JPH0485427 U JP H0485427U JP 12879790 U JP12879790 U JP 12879790U JP 12879790 U JP12879790 U JP 12879790U JP H0485427 U JPH0485427 U JP H0485427U
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pixel electrode
- film transistor
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims 2
- 239000011159 matrix material Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Description
第１図は本考案の一実施例の構成を示す図、第
２図は従来例を説明するための図である。 １１……画素電極、２１……ドレインライン、
１２〜２０……薄膜トランジスタ、１２ａ〜２０
ａ……ドレイン端子部、２２……ゲートライン、
２４……短絡部、２３……半導体層。
２図は従来例を説明するための図である。 １１……画素電極、２１……ドレインライン、
１２〜２０……薄膜トランジスタ、１２ａ〜２０
ａ……ドレイン端子部、２２……ゲートライン、
２４……短絡部、２３……半導体層。
Claims (1)
- 【実用新案登録請求の範囲】 各画素電極毎に、この画素電極に印加する電圧
が供給されるデータラインとの間に薄膜トランジ
スタを接続し、各薄膜トランジスタを開閉制御す
ることにより、各画素電極への電圧印加を制御す
るアクテイブ・マトリツクス液晶表示装置におい
て、 上記薄膜トランジスタは、ゲート及びドレイン
が共通接続され、画素電極とデータラインとの間
に並列接続された少なくとも３個以上薄膜トラン
ジスタ群からなり、かつ、これらの薄膜トランジ
スタ群のドレイン端子部又はソース端子部は、個
々に切断可能に形成されていることを特徴とする
アクテイブ・マトリツクス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12879790U JPH0485427U (ja) | 1990-11-30 | 1990-11-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12879790U JPH0485427U (ja) | 1990-11-30 | 1990-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485427U true JPH0485427U (ja) | 1992-07-24 |
Family
ID=31876238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12879790U Pending JPH0485427U (ja) | 1990-11-30 | 1990-11-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485427U (ja) |
-
1990
- 1990-11-30 JP JP12879790U patent/JPH0485427U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wegener et al. | The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device | |
| KR970062777A (ko) | 액정 표시 장치 | |
| ATE91805T1 (de) | Fluessigkristallanzeigevorrichtung. | |
| JPH0485427U (ja) | ||
| JPH04195123A (ja) | アクティブマトリクス表示装置 | |
| JPH0311224U (ja) | ||
| JPH01133124U (ja) | ||
| JPH03110486U (ja) | ||
| JPS61182U (ja) | 表示装置 | |
| KR950021668A (ko) | 소프트 에러 내성이 높은 스태틱 랜덤 억세스 메모리 디바이스 | |
| JPS61109487U (ja) | ||
| JPH0339722U (ja) | ||
| JPH0239215U (ja) | ||
| JP3168636B2 (ja) | 液晶駆動用ピクセル回路 | |
| JPS6161581U (ja) | ||
| JPH03127325U (ja) | ||
| JPH0185819U (ja) | ||
| JPH01155025U (ja) | ||
| JPS61190592U (ja) | ||
| KR940003080A (ko) | 박막트랜지스터 어레이 | |
| JPH02154467A (ja) | 半導体装置 | |
| JPH02138728U (ja) | ||
| JPH02118954U (ja) | ||
| JPS61104486U (ja) | ||
| JPS6349530U (ja) |