JPH0485854A - ウエハスケール集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ウェハスケール集積回路に関する。

−枚のウェハ上に多数のＩＣチップを形成するウェハス
ケール集積回路（ｗｓｒ）は、きわめて大規模な半導体
集積装置を作ることができ、例えば超大容量の記憶装置
を実現できるものとして有望視されている。

ところで、ウェハ上に発生する種々の欠陥は工程管理等
によって少なくすることはできるものの、完全になくす
ことは不可能であり、このため、ウェハスケール集積回
路の実用化にあたっては欠陥対策が必要不可欠となる。

例えば、チップ単位の救済は、あらかじめ備えておいた
冗長チップと不良チップとを置換することで行われる。

しかし、電源線に不良が発生した場合、当該ウェハの全
体が使用不能となる不具合があった。

すなわち、第２図において、ウェハ１０には多数のチッ
プ１１が配列されると共に、全てのチップ１１に対して
共通の電源線１２が形成されている。

かかるウェハ１０の例えばＸ印で示すチップに電源線シ
ョートが発生した場合、この障害が全てのチップに影響
する結果、当該ウェハの全体が使用不能となる。

〔従来の技術〕

このような不具合の対策としては、例えば第３図に示す
ように、各チップ列ＣＩ”’　Ｃ９毎に個別の電源線Ｌ
１〜Ｌ、を形成するものが知られている。不良チップ（
×印）を含むチップ列以外の他のチップ列を使用するこ
とができ、ウェハ歩留りを向上できる。

しかし、この対策は、不良チップを含むチップ列の全体
を使用不能とするものであったため、例えば、「スパイ
ラル接続（らせん接続）法」によってチップ間接続を行
う場合に、チップの接続数を増大できないといった問題
点がある。

すなわち、スパイラル接続法はひとつのチップに隣接す
る３つのチップについて右回り（または左回り）に順次
に良否を判定し、最初に良と判定されたチップとの間に
接続を延ばしていくアルゴリズムであり、全てのチップ
が良であれば、最終的には第４図のようにチップ間接続
がなされるものである。しかし、スパイラル接続を第３
図のウェハに適用すると、その結果は第５図のようにな
り、不良チップを含むチップ列から先には接続を延ばす
ことができず、この例では、３つの不良チップ列Ｃｓ　
、Ｃ，、Ｃ？　とその右隣のチップ列Ｃ。

に含まれる合計４９個の正常チップを無駄にすることに
なる。

第６図はかかる点を改良したウェハースケール集積回路
を示す図である。ウェハ１３上の多数のチップ１４をふ
たつのグループ（グループの境界線を太線で示す）に分
け、各グループ内のチップ列毎に個別の電源線１５を形
成している。

これによると、不良チップ列の長さをグループ数分の１
に短縮でき、スパイラル接続を採用した場合のチップ接
続数を増大することができる。

〔発明が解決しようとする課題〕

しかしながら、かかる第６図に示すウェハスケール集積
回路にあっては、ひとつのグループ内の不良チップ列（
図中の符号Ｃａ参照）と他のグループ内の不良チップ列
（図中の符号ｃｂ参照）が１列違いの場合、そこから先
にはスパイラル接続を進めることができず、この例では
、正常なチップ列Ｃｃ、Ｃｄ５Ｃｅ、Ｃｆを無駄にする
といった問題点があった。

そこで本発明は、グループ境界線の引き方を工夫するこ
とにより、スパイラル接続法を採用した場合のチップ接
続数を増大することを目的としている。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、ウェハ上に配列
した多数のチップを少なくともふたつのグループに分け
、各グループ内のチップ列毎に共通の電源線を形成する
ウェハスケール集積回路において、ウェハ上のチップ境
界に沿って前記グループの分割線を凹凸に形成すること
を特徴とし、好ましくは、前記凹凸の幅を少なくともチ
ップ２個分としたことを特徴とする。

〔作用〕

本発明では、グループ境界の凹凸幅に含まれるチップを
介してスパイラル接続が継続され、不良チップ列を避け
ながら正常なチップ列へと接続が延ばされる。

また、凹凸幅を少なくとも２チップ分にすれば、スパイ
ラル接続の往復経路が確保される。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図は本発明に係るウェハスケール集積回路の一実施
例を示す図である。

第１図において、２０はウェハであり、ウェハ２０には
多数のチップ２１が規則正しく配列されている。

チップ群は上下ふたつのグループに分けられており、上
側のグループを第１グループ、下側のグループを第２グ
ループと呼ぶことにする。

第１グループは、図面左から第１チップ列Ｕ＋、第２チ
ップ列Ｕ！、・・・・・・第８チップ列Ｕ８まで並べら
れ、第２グループも同様にして第１チップ列ＤＩ、第２
チップ列Ｄ２、・・・・・・第８チップ列り。

まで並べられる。これらの各チップ列には専用の電源線
２２が配線されており、図示しない電源端子を介してチ
ップ列毎に独立して電源を供給できるようになっている
。

ここで、第１グループと第２グループの境界は、図中太
線で示すように凹凸状に形成されており、凹凸の幅（Ｗ
）は少なくとも２個のチップ分に相当させるのが好まし
い。なお、Ｘ印は例えば電源線がショートした不良チッ
プを表している。

このような構成のウェハスケール集積回路に対してスパ
イラル接続（例えば、右回り）を実行すると、まず、任
意のスタートチップ■に隣接する右回り方向最初のチッ
プ■の正常が判定され、チップ■■の間が接続される。

続けて、チップ■を基準としてその隣接チップの良否が
判定され、チップ■■が接続される。

このような隣接チップの判定・接続を繰り返してい（と
、遂にはチップ＠に至る。このチップ＠に隣接する右回
り方向最初のチップ＠は不良チップ列に含まれているた
め、スパイラル接続はチップ＠には延びず、正常チップ
列Ｕ、のチップ［相］へと進路を変えることになる。

すなわち、スパイラル接続は、最初に到達した不良チッ
プ列Ｕ６の手前のチップ列Ｕｓに沿って触手を延ばすよ
うに進路を変更する。

チップ列ＵＳに沿って接続を延ばしていくと、チップ［
相］に至るが、このチップ［相］の右回り方向最初のチ
ップ■は正常なチップ列り、に含まれているので、チッ
プ＠■の間が接続される。そして、このチップ■はさら
に前方（図面の右方向）のチップ＠と接続され、その結
果、スパイラル接続が不良チップ列Ｕ、の図中布に位置
するチップ列Ｕ。

やＵ、およびり、へと延長される。

チップ列Ｉ）ｓまで延びたスパイラル接続は、その隣の
チップ列り、が不良チップ列であるから、この列には進
むことができない。しかし、この例では、グループ境界
線の凹凸幅に含まれるチップ＠が、正常チップ列Ｕ？に
属するものであるため、このチップ０を接続先としてス
パイラルが継続される。この結果、多くのチップをスパ
イラルに接続した信号伝達系が完成する。

このように、本実施例によれば、グループの境界線を凹
凸状に形成したので、当該凹凸幅に含まれるチップを介
してスパイラル接続を継続することができ、不良チップ
列を回避しながら多くのチップを接続することができる
。

また、好ましくは凹凸幅に含まれるチップ数を少なくと
も２個とすることにより、スパイラル接続の往復路を確
保でき、−層多くのチップを接続することができる。

なお、上記実施例では、ふたつのグループに分けている
が、これ以上であってもよいことは勿論である。

〔発明の効果〕

本発明によれば、グループ境界線の引き方を凹凸状にし
たので、当該凹凸幅に含まれるチップを介して接続を継
続することができ、スパイラル接続法を採用した場合の
チップ接続数を増大することができる。

また、凹凸幅に含まれるチップ数を少なくとも２個とし
たので、当該凹凸幅を接続の往復路として確保でき、−
層の接続数増大を図ることができる。

【図面の簡単な説明】

第１図は本発明に係るウェハスケール集積回路の一実施
例を示すそのレイアウト図、 第２〜６図は従来例を示す図であり、 第２図はその全チップに共通の電源線を持つＷＳＩのレ
イアウト図、 第３図はそのチップ列毎に個別の電源線を持つＷＳＩの
レイアウト図、 第４図はそのスパイラル接続の接続状態図、第５図は第
３図のＷＳＩにスパイラル接続を実行した場合の接続状
態図、 第６図はそのグループ内の各チップ列毎に個別の電源線
を持つＷＳＩのレイアウト図である。 Ｕ＋−Ｕｓ・・・・・・チップ列、 Ｄ１〜Ｄ、・・・・・・チップ列、 第１図 ２０・・・・・・ウェハ、 ２１・・・・・・チップ、 ２２・・・・・・電源線。 第 す 凶 従来例のスパイラル接続の接続状態図 第４図 第 図

Claims (2)

【特許請求の範囲】
1. （１）ウェハ上に配列した多数のチップを少なくともふ
   たつのグループに分け、 各グループ内のチップ列毎に共通の電源線を形成するウ
   ェハスケール集積回路において、ウェハ上のチップ境界
   に沿って前記グループの分割線を凹凸に形成したことを
   特徴とするウェハスケール集積回路。
2. （２）前記凹凸の幅を少なくともチップ２個分としたこ
   とを特徴とする請求項１記載のウェハスケール集積回路
   。