JPH01140212A - 低電圧ｍｏｓ基準電圧回路 - Google Patents
低電圧ｍｏｓ基準電圧回路Info
- Publication number
- JPH01140212A JPH01140212A JP62295997A JP29599787A JPH01140212A JP H01140212 A JPH01140212 A JP H01140212A JP 62295997 A JP62295997 A JP 62295997A JP 29599787 A JP29599787 A JP 29599787A JP H01140212 A JPH01140212 A JP H01140212A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- reference voltage
- circuit
- input terminal
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 101000738757 Homo sapiens Phosphatidylglycerophosphatase and protein-tyrosine phosphatase 1 Proteins 0.000 description 1
- 102100037408 Phosphatidylglycerophosphatase and protein-tyrosine phosphatase 1 Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、１．０ Ｖ以下の低電圧の電源で正確な基準
電圧を発生させることができるＭＯＳ基準電圧回路に関
する。
電圧を発生させることができるＭＯＳ基準電圧回路に関
する。
この種の基準電圧回路として、第３図に示す差動増幅回
路がある。この回路は、差動接続されるＭＯＳＮチャン
ネルのＦＥＴＮＩ、Ｎ２と、それら両ＦＥＴの負荷とし
て機能するカレントミラー接続のＭＯＳＰチャンネルの
ＦＥＴＰＩ、Ｒ２と、その差動回路の出力回路を構成す
るＰチャンネルのＦＥＴＰ３とで構成されている。差動
接続の一方のＦＥＴＮＩのゲート（非反転入力端子）は
接地され、他方のＦＥＴＮ２のゲート（反転入力端子）
には出力端子ｌに得られる出力信号が帰還されている。
路がある。この回路は、差動接続されるＭＯＳＮチャン
ネルのＦＥＴＮＩ、Ｎ２と、それら両ＦＥＴの負荷とし
て機能するカレントミラー接続のＭＯＳＰチャンネルの
ＦＥＴＰＩ、Ｒ２と、その差動回路の出力回路を構成す
るＰチャンネルのＦＥＴＰ３とで構成されている。差動
接続の一方のＦＥＴＮＩのゲート（非反転入力端子）は
接地され、他方のＦＥＴＮ２のゲート（反転入力端子）
には出力端子ｌに得られる出力信号が帰還されている。
Ｒ１は出力抵抗、Ｃ１は位相補正用コンデンサ、■は定
電流源である。なお、第４図はこの回路の等価回路であ
り、２は差動増幅回路である。
電流源である。なお、第４図はこの回路の等価回路であ
り、２は差動増幅回路である。
この回路では、出力端子ｌに得られる基準電圧ＶＲは、
Ｖ Ｒ＝ Ｖ Ｔ Ｈｓｔ Ｖ Ｔ ＨＮＩ
−（１）となる。ＶＴＨ，４，はＦＥＴＮ２１
７）閾値電圧、ＶＴＨＮＩはＦＥＴＮＩの閾値電圧であ
る。
−（１）となる。ＶＴＨ，４，はＦＥＴＮ２１
７）閾値電圧、ＶＴＨＮＩはＦＥＴＮＩの閾値電圧であ
る。
ところが、この回路では、温度係数を良くするために、
両開値電圧の差、つまり基準電圧ＶＲを１．０ Ｖ以上
とする必要があり、このため電源電圧を１．Ｏｖ以上と
する必要があった。また、ＦＥＴの閾値電圧の差を基準
電圧として利用しているので、低い閾値のＦＥＴＮＩを
デプレッシッン型のＦＥＴ（ゲート電圧を零にしてもド
レイン電流が流れる。）とする必要があり、そのため同
一サイズ（ゲート幅と長さが同じ）であっても、Ｇｍに
大きな差が生じるので、それをサイズ調整して補正しな
ければならなかった。
両開値電圧の差、つまり基準電圧ＶＲを１．０ Ｖ以上
とする必要があり、このため電源電圧を１．Ｏｖ以上と
する必要があった。また、ＦＥＴの閾値電圧の差を基準
電圧として利用しているので、低い閾値のＦＥＴＮＩを
デプレッシッン型のＦＥＴ（ゲート電圧を零にしてもド
レイン電流が流れる。）とする必要があり、そのため同
一サイズ（ゲート幅と長さが同じ）であっても、Ｇｍに
大きな差が生じるので、それをサイズ調整して補正しな
ければならなかった。
本発明はこのような点に鑑みてなされたものであり、得
られる基準電圧を１．Ｏｖよりも充分低くしながらも、
温度補償を良好にした低電圧ＭＯＳ基準電圧回路を提供
することである。
られる基準電圧を１．Ｏｖよりも充分低くしながらも、
温度補償を良好にした低電圧ＭＯＳ基準電圧回路を提供
することである。
〔問題点を解決するための手段〕
このために本発明は、非反転入力端子を接地し反転入力
端子に出力信号を帰還させた差動増幅回路でなり、該回
路の差動接続される２個のＭＯＳＦＥＴの上記非反転入
力端子側の閾値電圧を上記反転入力端子側の閾値電圧よ
りも高くして、両閾値電圧差に基づいた基準電圧を得る
ＭＯＳ基準電圧回路において、 上記出力信号の得られる端子に温度係数大きな抵抗を接
続すると共に該抵抗と接地間に温度係数の小さな抵抗を
接続し、該両抵抗の共通接続部の電圧を上記反転入力端
子に帰還させて構成した。
端子に出力信号を帰還させた差動増幅回路でなり、該回
路の差動接続される２個のＭＯＳＦＥＴの上記非反転入
力端子側の閾値電圧を上記反転入力端子側の閾値電圧よ
りも高くして、両閾値電圧差に基づいた基準電圧を得る
ＭＯＳ基準電圧回路において、 上記出力信号の得られる端子に温度係数大きな抵抗を接
続すると共に該抵抗と接地間に温度係数の小さな抵抗を
接続し、該両抵抗の共通接続部の電圧を上記反転入力端
子に帰還させて構成した。
以下、本発明の実施例について説明する。第一図はその
一実施例の基準電圧回路を示す図、第２図はその等価回
路図である。第２図に示したものと同一のものには同一
の符号を附した。本実施例では、出力端子ｌと接地間に
抵抗Ｒ２と抵抗Ｒ３を直列接続し、両抵抗Ｒ２、Ｒ３の
共通接続点から差動接続の一方のＦＥＴＮ２のゲート（
反転入力゛端子）に帰還させている。また、抵抗Ｒ２は
抵抗Ｒ３よりも温度係数が大きなものを使用している。
一実施例の基準電圧回路を示す図、第２図はその等価回
路図である。第２図に示したものと同一のものには同一
の符号を附した。本実施例では、出力端子ｌと接地間に
抵抗Ｒ２と抵抗Ｒ３を直列接続し、両抵抗Ｒ２、Ｒ３の
共通接続点から差動接続の一方のＦＥＴＮ２のゲート（
反転入力゛端子）に帰還させている。また、抵抗Ｒ２は
抵抗Ｒ３よりも温度係数が大きなものを使用している。
この回路では、出力端子１に得られる基準電圧ＶＲを抵
抗Ｒ２とＲ３で分割した電圧が負帰還されるので、その
基準電圧ＶＲは、 となる。即ち、ＦＥＴＮＩとＦＥＴＮ２の閾値電圧の差
を充分低く設定しても、抵抗Ｒ２とＲ３の比を適宜設定
することにより所望の基準電圧を得ることができる。よ
って、閾値電圧の差を例えば０．３ ｖ程度に設定する
ことができ、電源電圧も１．０Ｖ以下にすることができ
る。
抗Ｒ２とＲ３で分割した電圧が負帰還されるので、その
基準電圧ＶＲは、 となる。即ち、ＦＥＴＮＩとＦＥＴＮ２の閾値電圧の差
を充分低く設定しても、抵抗Ｒ２とＲ３の比を適宜設定
することにより所望の基準電圧を得ることができる。よ
って、閾値電圧の差を例えば０．３ ｖ程度に設定する
ことができ、電源電圧も１．０Ｖ以下にすることができ
る。
また、このように閾値電圧の差が小さくて済むので、Ｇ
ｍの差もさほど大きくはならず、ＦＥＴサイズの補正量
も少なくて済む。よって、回路の差動バランスが向上し
基準電圧の対電源電圧依存性も少なくなる。
ｍの差もさほど大きくはならず、ＦＥＴサイズの補正量
も少なくて済む。よって、回路の差動バランスが向上し
基準電圧の対電源電圧依存性も少なくなる。
また、閾値電圧の差が小さくなるので、温度変化の影響
を受けやすくなるが、抵抗Ｒ２とＲ３の温度係数ＴＲ２
、ＴＲ３を、ＴＲ２＞ＴＲ３としているので、温度の低
下に伴って低下する閾値電圧差に対して、抵抗Ｒ３より
も抵抗Ｒ２の値が相対的に増大するので、温度補償が行
われ、式（２）の値に大きな変化は生じない。
を受けやすくなるが、抵抗Ｒ２とＲ３の温度係数ＴＲ２
、ＴＲ３を、ＴＲ２＞ＴＲ３としているので、温度の低
下に伴って低下する閾値電圧差に対して、抵抗Ｒ３より
も抵抗Ｒ２の値が相対的に増大するので、温度補償が行
われ、式（２）の値に大きな変化は生じない。
また、この回路では、両開値の差を大きくする必要がな
いので、両ＦＥＴＮＩ、Ｎ２共にエンハンスメント型の
ものを使用することができる。
いので、両ＦＥＴＮＩ、Ｎ２共にエンハンスメント型の
ものを使用することができる。
以上のように本発明によれば、低い値の基準電圧を得る
ことができ、またその場合の温度補償も充分に行うこと
ができるという特徴がある。
ことができ、またその場合の温度補償も充分に行うこと
ができるという特徴がある。
第１図は本発明の一実施例のＭＯＳ基準電圧回路の回路
図、第２図はその等価回路図、第３図は従来の同様な基
準電圧回路の回路図、第４図はその等価回路図である。 ｌ・・・出力端子、Ｒ２・・・温度係数の大きい抵抗、
Ｒ３・・・温度係数の小さい抵抗。 代理人 弁理士 長 尾 常 明 第１図 第２図 第３図
図、第２図はその等価回路図、第３図は従来の同様な基
準電圧回路の回路図、第４図はその等価回路図である。 ｌ・・・出力端子、Ｒ２・・・温度係数の大きい抵抗、
Ｒ３・・・温度係数の小さい抵抗。 代理人 弁理士 長 尾 常 明 第１図 第２図 第３図
Claims (1)
- （１）、非反転入力端子を接地し反転入力端子に出力信
号を帰還させた差動増幅回路でなり、該回路の差動接続
される２個のＭＯＳＦＥＴの上記非反転入力端子側の閾
値電圧を上記反転入力端子側の閾値電圧よりも高くして
、両閾値電圧差に基づいた基準電圧を得るＭＯＳ基準電
圧回路において、上記出力信号の得られる端子に温度係
数大きな抵抗を接続すると共に該抵抗と接地間に温度係
数の小さな抵抗を接続し、該両抵抗の共通接続部の電圧
を上記反転入力端子に帰還させたことを特徴とするＭＯ
Ｓ基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295997A JPH01140212A (ja) | 1987-11-26 | 1987-11-26 | 低電圧ｍｏｓ基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295997A JPH01140212A (ja) | 1987-11-26 | 1987-11-26 | 低電圧ｍｏｓ基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140212A true JPH01140212A (ja) | 1989-06-01 |
Family
ID=17827797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295997A Pending JPH01140212A (ja) | 1987-11-26 | 1987-11-26 | 低電圧ｍｏｓ基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140212A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580866A (ja) * | 1991-09-20 | 1993-04-02 | Nec Corp | 基準電圧回路 |
| US5892390A (en) * | 1995-07-11 | 1999-04-06 | Mitsubishi Denki Kabushiki Kaisha | Internal power supply circuit with low power consumption |
| JP2007109034A (ja) * | 2005-10-14 | 2007-04-26 | New Japan Radio Co Ltd | 定電流回路 |
| JP2007537539A (ja) * | 2004-05-12 | 2007-12-20 | フリースケール セミコンダクター インコーポレイテッド | 電圧調整実施回路 |
-
1987
- 1987-11-26 JP JP62295997A patent/JPH01140212A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580866A (ja) * | 1991-09-20 | 1993-04-02 | Nec Corp | 基準電圧回路 |
| US5892390A (en) * | 1995-07-11 | 1999-04-06 | Mitsubishi Denki Kabushiki Kaisha | Internal power supply circuit with low power consumption |
| JP2007537539A (ja) * | 2004-05-12 | 2007-12-20 | フリースケール セミコンダクター インコーポレイテッド | 電圧調整実施回路 |
| JP2007109034A (ja) * | 2005-10-14 | 2007-04-26 | New Japan Radio Co Ltd | 定電流回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0370927B2 (ja) | ||
| US4356453A (en) | Reduced noise-improved gain transistor circuit | |
| JPH01140212A (ja) | 低電圧ｍｏｓ基準電圧回路 | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| JP2765319B2 (ja) | 定電圧回路 | |
| JP3003174B2 (ja) | 増幅回路 | |
| US6806769B2 (en) | Differential amplifier | |
| JP2001068948A (ja) | Ｍｏｓｆｅｔ増幅回路 | |
| JPH05183348A (ja) | 増幅回路 | |
| JPH051646B2 (ja) | ||
| JPS58103219A (ja) | 可変線形抵抗 | |
| JPH06216662A (ja) | 増幅器の位相補償回路 | |
| JPH0732261B2 (ja) | 半導体受光装置 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP2661530B2 (ja) | 電圧電流変換回路 | |
| JPS6133707Y2 (ja) | ||
| JPH0241927Y2 (ja) | ||
| JPH018013Y2 (ja) | ||
| JPH032988Y2 (ja) | ||
| KR100376484B1 (ko) | 차동 전류/전압 변환회로 | |
| JPS61160121A (ja) | 定電流回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JP2001273042A (ja) | Ｍｏｓレギュレータ回路 | |
| JPS6325770Y2 (ja) | ||
| JPS5819855Y2 (ja) | Ｆｅｔ増幅器 |