JPH0486025A - ビット誤り率測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 衛星通信等を用いて情報を伝送する際におけるビット誤
り率（受信データのビット誤り率）測定装置に関し、 ビット誤り率を簡単な構成でより正確に求めることを目
的とし、 直交振幅変調された受信信号を復調して直交する２つの
復調データを得る復調器と、該復調器の出力を復号して
送信データに対応する復号データを得る誤り訂正復号器
と、該復号データを、直交する２つの復調データに再符
号化する符号化器と、前記復調器で復調された２つの復
調データをそれぞれ適当なタイミングだけ遅延させる遅
延回路と、これら遅延回路の出力と前記符号化器の出力
の不一致を検出する排他的論理和回路と、受信信号から
クロックを再生するクロック再生回路と、該クロック再
生回路の出力クロックを所定数だけカウントするトータ
ルカウンタと、前記排他的論理和回路の出力を受け、ク
ロック再生回路の出力でその半周期毎に交互に抽出する
サンプリング回路と、該サンプリング回路出力をカウン
トし、トータルカウンタとの比率によりビット誤り率を
算出するようにしたエラーカウンタとにより構成される
。

［産業上の利用分野］ 本発明は衛星通信等を用いて情報を伝送する際における
ＢＥＲ（Ｂｉｔ　　Ｅｒｒｏｒ　　Ｒａｔｅ受信データ
のビット誤り率）測定装置に関する。

第４図は衛星通信システムの概念図である。送信側装置
１から送信された信号は、衛星２により受信され、受信
個装Ｗ３に向けて送信される。受信側装置３ては衛星２
から送信されてきた信号を受信する。このような衛星通
信は、極めて長い距離を電波を伝播させて通信するため
、宿命的に電力制限を伴う。従って、受信装Ｗ３側で受
信される信号は、常に必要最小限の大きさに設計される
ため、伝送品質は熱雑音に支配され、受信データはこの
熱雑音によるビット誤りを含むものとなる。

このため、送信側装置１ては畳み込み符号化を行って送
信し、受信側装置３てはビタビ復号器を設けて誤り訂正
を行うようにしてビット誤り率の改善を図っている。そ
れと同時に、受信側装置３側で受信データのビット誤り
率（ＢＥＲ）を監視して、ビット誤り率かある値を超え
て劣化した時、送信電力制御１回線切換え１回線切断／
警報送出等の必要な措置をとるようになっている。

［従来の技術］ 第５図はＢＥＲ測定装置の従来装置の構成例を示すブロ
ック図である。衛星通信におけるビットエラーは略１０
４に１回程度生じるのが多く、２桁程度の数のビットエ
ラーを求めるには、１０６ビツトの期間を１周期とする
のが一般的である。

同図において、復調部１１にて復調したＩ　　（ＩｎＰ
ｈａｓｅ）チャネル（ＣＨ）とＱ（Ｑｕａｄｒａｔｕｒ
ｅ）チャネル（ＣＢ）の符号をセレクタ２０に入力する
と共に、復号部１２に入力して誤り訂正を行い、送信し
た信号に復号する。

そして、復号した信号を再符号化部１３に入力してＩＣ
ＨとＱＣＨで符号化した信号を発生させ、セレクタ２０
に入力している。セレクタ２０には、受信して復調した
ＩＣＨ信号と再符号化したＩＣＨ信号及び受信して復調
したＱＣＨ信号と再符号化したＱＣＨ信号が入力されて
いる。そして、セレクタ２０にはＩＣＨかＱＣＨかを切
換えるチャネル切換スイッチ２１からセレクト信号が入
っている。

この結果、セレクタ２０はＩＣＨかＱＣＨかいずれか一
方の復調信号と再符号化信号のペアが出力される。これ
ら出力された信号のペアは排他的論理和回路（ＥＸ−Ｏ
Ｒ）ゲート１６に入っている。

ＥＸ−ＯＲ回路］６では、ＩＣＨ又はＱＣＨの２つの符
号が異なる場合にはエラービットとして１′を出力して
エラーカウンタ１７でその間のクロックＣＬＫをカウン
トさせる。そして、そのカウント結果はエラー表示部１
８に送る。一方、トータルカウンタ１５はエラーカウン
タ１７と同じクロックＣＬＫを１０６個カウントし、そ
の結果をエラー表示部１８に送る。

この結果、エラー表示部１８は、トータルカウンタ１５
が１０６カウントする期間のＩＣＨ又はＱＣＨのビット
エラー数（ビット−エラー・レイト）を周期的に表示さ
せ、ビット・エラー・レイトの変化の状態を監視する。

［発明が解決しようとする課題］ このような従来装置では、２つのチャネルＩＣＵとＱＣ
Ｈの雑音特性の違いによってエラーカウンタ］７の出力
が異なってくる。つまり、エラーカウンタ１７の出力が
ＩＣＨとＱＣＨとて一方が多く、他方が少ないという偏
りが生じ、同一データに対して２つのＢＥＲ値を持つと
いう不都合か起こってくる。

そこで、本出願人はこのような不都合を除去するため、
第６図に示すようなりＥＲ測定装置を出願した（特願平
０１−７００８１号。以下先行技術という）。送信デー
タＤｓは畳み込み符号化器３］に入って符号化され、Ｉ
ＣＨの信号１１とＱＣＨの信号ｑ１に分離される。この
分離された信号１１とｑｌは続く変調器３２に入って４
相位相変調される。

変調器３２の出力は送信機と受信機とを含む伝送系３３
を経て、受信側の復調器３４に到達する。

そこで、送１言側の畳み込み符号データｊ＋、Ｑ＋に対
応した復調データ’２１Ｑ２となる。この畳み込ろ符号
データ１□、　　ｑ＋と復調データ１２＋ｑ２とは、伝
送系３３か良好な状態でほぼは同一のデータとなるが、
伝送系３３の品質か劣化し、雑音等が混入してくると、
復調データ１２１　９２には誤りが含まれてくる。

そこで、復調器３４で復調されたデータ１２＋ｑ２は誤
り訂正復号器３５に入って誤り訂正された復号データＤ
「となる。この復号データは外部に取り出された後、受
信データとして利用される。

それと同時に、この復号データＤｒは符号化器３６に入
って再符号化され、符号データｊ３．ｑａとなる。一方
、復調器３４の出力１２＋Ｑ２はタイミング調整用の遅
延回路３７Ａ、３７Ｂに入って遅延され、ｊ２−＋　　
ｑ２−となる。この遅延回路３７Ａ、３７Ｂで遅延され
る時間は、１２．ｑ２が誤り訂正復号器３５−符号化器
３６を紅で出力されるまでに要する時間に一致するよう
に設定される。遅延回路３７Ａ　　３７Ｂの出力１２Ｑ
２−はセレクタ３８に入る。また、符号化器３６の出力
１３＋Ｑ９も該セレクタ３８に入る。

一方、クロック再生回路３９は復調器３４の出力からク
ロックを抽出（再生）し、その出力クロックをトータル
カウンタ４０に入れる。該トータルカウンタ４０は４（
１Ａと４０　Ｂに２分されており、前半のカウンタ４０
Ａ出力か前記セレクタ３８のセレクト信号となっている
。この結果、セレクタ３８は、測定周期の１　／　１０
０の周期で１２とｊ２−、Ｑ２とＱ２−のベアを交互に
出力する。

この結果、セレクタ３８は１２と１２−ＩＱ２とｑ２−
のペアを交互にＥＸ−ＯＲ回路４１に出力することにな
る。

ＥＸ−ＯＲ回路４１は両方の信号が不一致の時に“１“
となるパルス（エラーパルス）を出力し、エラーカウン
タ４２に与える。一方、トータルカウンタ４０の出力は
４０Ｂからエラーカウンタ４２に与えられる。そして、
エラーカウンタ４２はＩＣＨとＱＣＨの平均をとったＢ
ＥＲ値（エラーパルス）を出力する。ここで、エラーカ
ウンタ４２のカウント周期は、トータルカウンタ４０の
カウントアツプによるキャリー信号によるリセット周期
で決定される。この装置では、ＩＣＨとＱＣＨの平均を
とるため、どちらかに偏ったＢＥＲ値を出力するという
不具合が除去される。

またこの装置では、測定周期の１　／　１０　Ｃ１の周
期が測定周期を生成するためのトータルカウンタ４０の
途中の段４０Ａから得られるため、これを適用するため
の追加回路は僅かであり、動作も確実であるという長所
かある。しかしながら、この装置では同一データに対し
て出力される復調回路のエラーパルスの半分のみを利用
し、残りの半分は捨てているという不具合があった。

本発明はこのような課題に鑑みてなされたしのであって
、ＢＥＲ値を簡単な構成でより正確に求めることができ
るビット誤り率測定装置を提供することを目的としてい
る。

［課題を躬決するための手段］ 第１図は本発明の原理ブロック図である。第６図と同一
のものは、同一の符号を付して示す。図において、３１
は送信データＤｓを直交する■チャネルとＱチャネルと
に符号化する第１の畳み込み符号化器、３２はこれらＩ
チャネルとＱチャネルの符号化データを変調する変調器
、３３は該変調器３２の出力を伝送する伝送系、３４は
該伝送系３３を介して送られてきた変調信号を受信側で
受信した後にこれを復調して前記送信データに対応する
復調データを得る復調器、３５は該復調器３４の出力を
復号して送信データに対応する復号データを得る誤り訂
正復号器、３６は該誤り訂正復号器３５の出力を受けて
再符号化する、第１の畳み込み符号化器３１と同一の機
能を有する第２の符号化器、３７Ａ、３７Ｂは前記復調
器３４で復調されたＩチャネルデータ及びＱチャネルデ
ータをそれぞれ適当なタイミングだけ遅延させる遅延回
路、５１Ａ、５１Ｂはこれら遅延回路３７Ａ。

３７Ｂの出力と前記第２の符号化器３６の出力の不一致
を検出する排他的論理和回路、３９は前記復調器３４か
らクロックを再生するクロック再生回路、４０は該クロ
・ツク再生回路３９の出力クロックを所定数だけカウン
トするトータルカウンタ、５２は前記排他的論理和回路
５１Ａ、５１Ｂの出力を受け、クロック再生回路３９の
出力でその半周期毎に交互に抽出するサンプリング回路
、４２は該サンプリング回路５２出力をカウントし、ト
ータルカウンタ４０との比率によりＢＥＲを算出するよ
うにしたエラーカウンタである。

［作用コ ＥＸ−ＯＲ回路５１Ａ、５１．８で復調されただけの信
号１２−ＩＱ２−と誤り訂正を受けた後、再符号化され
た信号ｆｑ、Ｑ３との排他的論理和をとり、これら排他
的論理和出力をサンプリング回路５２で交互にサンプリ
ングする。この場合において、クロック再生回路３９の
前半周期で５１Ａ又は５１Ｂの一方のエラーパルスを、
クロック再生回路３９の後半周期で５１Ａ又は５１Ｂの
他方のエラーパルスをそれぞれサンプリングし、エラー
カウンタ４２てカウントするようにする。これにより、
測定周期を半分に短縮しても同一の測定精度が得られ、
復調回路の２つの出力からのエラーパルスの半分のみ利
用し、残りの半分を捨ててしまうという欠点を除去して
いる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例の要部を示す回路図である。

第１図と同一のものは、同一の符号を付して示す。ＥＸ
−ＯＲ回路５１Ａ、５１Ｂとしては、図に示すようなＥ
Ｘ−ＯＲゲートが用いられる。サンプリング回路５２は
、入力クロック信号ｆｃの立上がりと立下がりで微分パ
ルスを発生する回路を内蔵している。インバータ５２ｄ
〜５２１及びアントゲゲート５２ｊ、５２にとて構成さ
れる回路がそれである。インバータ５２ｄ〜５２１の遅
延時間を利用してパルスを作っている。ゲート５２ｊか
らはクロックｆｃの前半周期で立上がり微分パルスａが
出力され、ゲート５２ｋからはクロックｆｃの前半周期
で立下がり微分パルスｂか出力される。

これら微分パルスａ、ｂはアンドゲート５２ａ。

５２ｂに入る。一方、これらアンドゲート５２ａ。

５２ｂの他方の入力には、それぞれＥＸ−ＯＲゲート５
１Ａ、５１Ｂ出力が入力されている。従って、ＥＸ−Ｏ
Ｒゲート５１Ａ、５１Ｂ出力（エラーパルス）は微分パ
ルスａ、ｂにより交互に出力され、オアゲート５２ｃに
入り、その出力が１“の時にエラーカウンタ４２に出力
される。エラーカウンタ４２は非同期カウンタ４２ａで
構成されており、入力クロックの立上がりをカウントす
るようになっている。

第３図は本発明の他の実施例の要部を示す回路図である
。第１図と同一のものは、同一の符号を付して示す。図
に示す実施例は、サンプリング回路５２は、入力クロッ
ク信号ｆｃの前半周期てＥＸ−ＯＲゲート５１Ａの出力
をアンドゲート５２ｇでセレクトしてオアゲート５２ｎ
に送り、後半周期でＥＸ−ＯＲゲート５１．　Ｂの出力
をアンドゲート５２ｍでセレクトしてアオゲート５２ｎ
に送る。ここで、クロックｆｃの前半周期と後半周期を
区別するために、アンドゲート５２ｎにはｆｃをインバ
ータ５２ｐで反転した信号が入っている。

そして、オアゲート５２ｎの出力を同期カウンタ４２ｂ
で受けている。該同期カウンタ４２ｂの別入力にはｆｅ
の２倍のクロック２ｆｃが入っており、２ｆｃで動作す
る同期カウンタとしている。

この結果、同期カウンタ４２ｂからは平均化されたエラ
ーパルスが得られる。なお、入力クロック信号ｆｃの２
倍の周波数のクロック２ｆｃは、クロック再生回路３９
て副次的に生成されている場合に、それを利用すること
かできる。若し、利用できない場白には、第２図に示す
微分パルス発生回路を用いてｆｃの立上がりと立Ｆがり
をオアゲトで合成すれば、ｆｃの２倍のクロックを作る
ことかできる。

［発明の効果］ 以ト、詳細に説明したように、本発明によれば筒中な回
路により、同一期間内に出力されるエラパルスをその周
期内に交互にサンプリング（７、カウンタてカウントで
きるので、測定の周期を十分にすることが可能となり、
前述の復調回路の雑音特性の違いによ−）て起こる出力
エラーパルスの数か一方が多く、他方か少ないという偏
りが生じて同一データに対して２つのＢＥＲ値をもっと
いう不具合が除去される。

しかも、クロック再生回路３９が２倍のクロック信号２
ｆｃを副次的に生成Ｉ７ている場合には、従来の回路よ
りも更に回路規模を小さくすることができる。このよう
に、本発明によればＢＥＲ値を筒中な構成でより正確に
求めることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の要部を示す回路図、第３図
は本発明の他の実施例の要部を示す回路図、 第４図は衛星通信システムの概念図、 第５図は従来装置の構成例を示すブロック図、第６図は
先行技術の構成ブロック図である。 第１図において、 ３１は光み込み符号化器、 ３２は変調器、 ３３は伝送系、 ３４は復調器、 ３５は誤り訂正復号器、 ′３６は符号化器、 ３７Ａ、３７Ｂは遅延回路、 ３９はクロック再生回路、 ４（−１はトータルカウンタ、 ４２はエラーカウンタ、 ５１Ａ、５１Ｂは排他的論理和回路、 ５２はサンプリング回路である。

Claims (1)

1. 【特許請求の範囲】 直交振幅変調された受信信号を復調して直交する２つの
   復調データを得る復調器（３４）と、該復調器（３４）
   の出力を復号して送信データに対応する復号データを得
   る誤り訂正復号器（３５）と、 該復号データを、直交する２つの復調データに再符号化
   する符号化器（３６）と、 前記復調器（３４）で復調された２つの復調データをそ
   れぞれ適当なタイミングだけ遅延させる遅延回路（３７
   Ａ），（３７Ｂ）と、 これら遅延回路（３７Ａ），（３７Ｂ）の出力と前記符
   号化器（３６）の出力の不一致を検出する排他的論理和
   回路（５１Ａ），（５１Ｂ）と、受信信号からクロック
   を再生するクロック再生回路（３９）と、 該クロック再生回路（３９）の出力クロックを所定数だ
   けカウントするトータルカウンタ（４０）と、 前記排他的論理和回路（５１Ａ），（５１Ｂ）の出力を
   受け、クロック再生回路（３９）の出力でその半周期毎
   に交互に抽出するサンプリング回路（５２）と、 該サンプリング回路（５２）出力をカウントし、トータ
   ルカウンタ（４０）との比率によりビット誤り率を算出
   するようにしたエラーカウンタ（４２）とにより構成さ
   れるビット誤り率測定装置。