JPH0486109A - ミューティング方式 - Google Patents
ミューティング方式Info
- Publication number
- JPH0486109A JPH0486109A JP2201706A JP20170690A JPH0486109A JP H0486109 A JPH0486109 A JP H0486109A JP 2201706 A JP2201706 A JP 2201706A JP 20170690 A JP20170690 A JP 20170690A JP H0486109 A JPH0486109 A JP H0486109A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- capacitor
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、ミューティング方式に関し、詳しくは、ミ
ューティング回路を有するオーディオ装置の電源“ＯＮ
”時に発生するポツプ音や各種のノイズ音をより確実に
消すことができ、かつ、電源電圧の変動でミュート時間
が変動し難いようなミューティング回路に関する。
ューティング回路を有するオーディオ装置の電源“ＯＮ
”時に発生するポツプ音や各種のノイズ音をより確実に
消すことができ、かつ、電源電圧の変動でミュート時間
が変動し難いようなミューティング回路に関する。
［従来の技術］
カーステレオやミニコンポーネント、ＣＤラジオカセッ
トレコーダ等で代表されるオーディオ装置では、近年、
各種の回路の集積化、ワンチップ化が進み、ＡＭ、ＦＭ
受信回路をはじめとして、プリアンプ、メインアンプ等
の増幅回路、ミュート回路等の付属回路が集積化され、
かつ、そのデジタル化も進んでいる。
トレコーダ等で代表されるオーディオ装置では、近年、
各種の回路の集積化、ワンチップ化が進み、ＡＭ、ＦＭ
受信回路をはじめとして、プリアンプ、メインアンプ等
の増幅回路、ミュート回路等の付属回路が集積化され、
かつ、そのデジタル化も進んでいる。
このようなオーディオ装置における電源回路は、電源“
ＯＮ″に応じて各種の回路に種々のタイミングで種々の
一定電圧の電力を供給する機能を備えていている。その
中には、電源電圧は常時各回路に加わっていてスタンバ
イスイッチの投入に応じて電源ラインから各回路が電力
供給を受けて動作を開始するような回路もある。
ＯＮ″に応じて各種の回路に種々のタイミングで種々の
一定電圧の電力を供給する機能を備えていている。その
中には、電源電圧は常時各回路に加わっていてスタンバ
イスイッチの投入に応じて電源ラインから各回路が電力
供給を受けて動作を開始するような回路もある。
ところで、電源を“０Ｎ−ＯＦＦ”したときにスピーカ
から流れ出るボスというようなポツプ音は、気になりか
つ不快感を与える。そこで、通常、これを２均すために
電源の“０Ｎ−ＯＦＦ”タイミングに合わせてミュート
回路を動作させ、電源の“０Ｎ−ＯＦＦ”時にポ１．ブ
音か発生し難いように回路が工夫されている。
から流れ出るボスというようなポツプ音は、気になりか
つ不快感を与える。そこで、通常、これを２均すために
電源の“０Ｎ−ＯＦＦ”タイミングに合わせてミュート
回路を動作させ、電源の“０Ｎ−ＯＦＦ”時にポ１．ブ
音か発生し難いように回路が工夫されている。
第３図（ａ）、（ｂ）は、この種のミューティングをメ
インアンプの人力段アンプにフィードバンクさせる低域
フィルタ回路を利用して行う従来の回路とその動作タイ
ミングの説明図である。
インアンプの人力段アンプにフィードバンクさせる低域
フィルタ回路を利用して行う従来の回路とその動作タイ
ミングの説明図である。
ＩＣ化されたメインアンプでは、（ａ）に図示するよう
に初段入力回路として差動増幅回路２０が使用されいる
。差動増幅回路２０は、差動増幅用のＰＮＰ型のバイポ
ーラトランジスタ（以下トランジスタ）２Ｌ２２と、定
電流源２３とを備えている。トランジスタ２１．２２の
コレクタ側には、カレントミラー負荷のＮＰＮ型のトラ
ンジスタ２４．２５が挿入されている。トランジスタ２
１のベースは、ＮＰＮ型のトランジスタ２６を介して入
力信号を受ける。トランジスタ２６のエミッタ側が定電
流源２７を介して電源ライン＋ＶＣＣに接続され、エミ
ツタからの出力がトランジスタ２１のベースに加えられ
る。そのコレクタ側は接地されている。そのベースは入
力端子２８に接続され、ボリューム３２、コンデンサ３
１を介してプリアンプ３０からトランジスタ２６か入力
信号を受ける。
に初段入力回路として差動増幅回路２０が使用されいる
。差動増幅回路２０は、差動増幅用のＰＮＰ型のバイポ
ーラトランジスタ（以下トランジスタ）２Ｌ２２と、定
電流源２３とを備えている。トランジスタ２１．２２の
コレクタ側には、カレントミラー負荷のＮＰＮ型のトラ
ンジスタ２４．２５が挿入されている。トランジスタ２
１のベースは、ＮＰＮ型のトランジスタ２６を介して入
力信号を受ける。トランジスタ２６のエミッタ側が定電
流源２７を介して電源ライン＋ＶＣＣに接続され、エミ
ツタからの出力がトランジスタ２１のベースに加えられ
る。そのコレクタ側は接地されている。そのベースは入
力端子２８に接続され、ボリューム３２、コンデンサ３
１を介してプリアンプ３０からトランジスタ２６か入力
信号を受ける。
差動増幅回路２０の出力は、トランジスタ２１のコレク
タ側（ＯＵＴ）より取出されて後段アンプに出力される
。また、トランジスタ２２のベースは、メインアンプの
後段側の出力から低域フィルタ２９を介してフィードバ
ンク信号を受ける。
タ側（ＯＵＴ）より取出されて後段アンプに出力される
。また、トランジスタ２２のベースは、メインアンプの
後段側の出力から低域フィルタ２９を介してフィードバ
ンク信号を受ける。
低域フィルタ２９は、抵抗ＲＮＦとコンデンサＣＮＦと
抵抗ＲＦとからなる積分回路で構成されている。
抵抗ＲＦとからなる積分回路で構成されている。
ここでは、コンデンサＣＮＦを利用してプリチャージ回
路３３により電源″ＯＮ”時点でミューティング動作を
させる。言い換えれば、このコンデンサＣＮＦとプリチ
ャージ回路３３が電源“ＯＮ”のタイミングに合わせて
動作するミュアティング回路となっている。
路３３により電源″ＯＮ”時点でミューティング動作を
させる。言い換えれば、このコンデンサＣＮＦとプリチ
ャージ回路３３が電源“ＯＮ”のタイミングに合わせて
動作するミュアティング回路となっている。
プリチャージ回路３３は、通常、スイッチ回路で構成さ
れている。この場合のミュート信号は、電源ライン＋ｖ
Ｃｃに接続されたスイッチ回路を電源“ＯＮ”の信号に
応じて一定期間の間“ＯＮ″させることでなされる。こ
れによりまずコンデンサＣＮＦをプリチャージする。そ
の動作を示すのが同図（ｂ）である。
れている。この場合のミュート信号は、電源ライン＋ｖ
Ｃｃに接続されたスイッチ回路を電源“ＯＮ”の信号に
応じて一定期間の間“ＯＮ″させることでなされる。こ
れによりまずコンデンサＣＮＦをプリチャージする。そ
の動作を示すのが同図（ｂ）である。
図示するように、電源“ＯＮ”の初期に“ＯＮ”状態と
なるスイッチ回路から電源“ＯＮ”のタイミングに合わ
せて電源電圧Ｖｃｃ（電源ライン＋ＶＣＣの電圧をＶｃ
ｃとする。）の−Ｌ昇とともにコンデンサＣＮＦがプリ
チャージされ、トランジスタ２２ノヘース電圧ｖｂを入
力端のトランジスタ２１のベース電圧ＶＩＮより高い電
圧に維持する。
なるスイッチ回路から電源“ＯＮ”のタイミングに合わ
せて電源電圧Ｖｃｃ（電源ライン＋ＶＣＣの電圧をＶｃ
ｃとする。）の−Ｌ昇とともにコンデンサＣＮＦがプリ
チャージされ、トランジスタ２２ノヘース電圧ｖｂを入
力端のトランジスタ２１のベース電圧ＶＩＮより高い電
圧に維持する。
これによりトランジスタ２２が“ＯＦＦ”状態に維持さ
れ、入力信号がカットされ、あるいは、数十ｄＢ減衰さ
れてミュート動作が行われる。一定期間コンデンサＣＮ
Ｆがブリチャーンされると、プリチャージ回路３３のス
イッチ回路が“ＯＦＦ”してコンデンサＣＮＦの電圧が
次第に放電していく。
れ、入力信号がカットされ、あるいは、数十ｄＢ減衰さ
れてミュート動作が行われる。一定期間コンデンサＣＮ
Ｆがブリチャーンされると、プリチャージ回路３３のス
イッチ回路が“ＯＦＦ”してコンデンサＣＮＦの電圧が
次第に放電していく。
この放電電圧は、トランジスタ２２のベースｖｂに加わ
っているので、この電圧が入力側の電圧ＶＩＮとほぼ等
しくなった時点でミュートが切れる。
っているので、この電圧が入力側の電圧ＶＩＮとほぼ等
しくなった時点でミュートが切れる。
［解決しようとする課題］
このようなミューティング回路では、ミュート時間がコ
ンデンサＣＮＦのプリチャージ期間と放電期間とにより
決定される。その関係で、プリチャージ電圧を上置高い
電圧に設定することはできない。そこで、このプリチャ
ージ電圧を越えるポツプノイズが入力側に加わると、ミ
ュートがかからずにポツプ音がメインアンプを介してス
ピーカから流れる。
ンデンサＣＮＦのプリチャージ期間と放電期間とにより
決定される。その関係で、プリチャージ電圧を上置高い
電圧に設定することはできない。そこで、このプリチャ
ージ電圧を越えるポツプノイズが入力側に加わると、ミ
ュートがかからずにポツプ音がメインアンプを介してス
ピーカから流れる。
このような欠点を防止するためにプリチャージ電圧を高
くするとミュート時間が長くなり過ぎて問題になる。ま
た、このような回路は、点線で示すように、電源電圧Ｖ
ｃｃの変動に応じてプリチャージ電圧が変動するので、
ミュート時間が変化する。
くするとミュート時間が長くなり過ぎて問題になる。ま
た、このような回路は、点線で示すように、電源電圧Ｖ
ｃｃの変動に応じてプリチャージ電圧が変動するので、
ミュート時間が変化する。
この発明は、このような従来技術の問題点を解決するも
のであって、電源電圧の変動にかかわらず適正なミュー
ト時間を確保できかつ電源“ＯＮ”時のポンプ音等の発
生をほとんどなくすことができるミューティング方式を
提供することを目的とする。
のであって、電源電圧の変動にかかわらず適正なミュー
ト時間を確保できかつ電源“ＯＮ”時のポンプ音等の発
生をほとんどなくすことができるミューティング方式を
提供することを目的とする。
［課題を解決するための手段コ
このような目的を達成するためのこの発明のミューティ
ング方式の構成は、電源が“ＯＦＦ″にされている状態
で電源電圧が発生しているまたは電源電圧が発生してい
ない第１の電源ラインと電源フィルタ用の第１のコンデ
ンサが接地との間に挿入され、スタンバイスイッチの投
入または電源電圧の発生に応じて第１の電源ラインから
の電流により第１のコンデンサが充電されて所定の電圧
に維持される第２の電源ラインと、この第２の電源ライ
ンから電力の供給を受けるメインアンプの入力段アンプ
と、この入力段アンプに挿入された低域フィルタを構成
する帰還用の第２のコンデンサと、第２のコンデンサの
帰還電圧発生側の出力端子と第１の電源ラインとの間に
挿入され、第１の電源ラインから第２のコンデンサに充
電電流を供給する第１のスイッチ回路と、前記第２のコ
ンデンサの出力端子と接地間に挿入され、第２のコンデ
ンサの電荷を放電する第２のスイッチ回路と、第１の電
源ラインから電力供給を受け、スタンバイスイッチが“
ＯＮ”されたときまたは電源電圧か発生したときに第１
のスイッチ回路を“ＯＮ”させて第１の電源ラインから
の電流により第２のコンデンサを急速充電し、第２の電
源ラインの電圧が所定電圧値になったことを検出して第
１のスイッチ回路を“ＯＦＦ”させかつ第２のスイッチ
回路を“ＯＮ”させて第２のコンデンサの電荷を急速放
電してほぼ人力段アンプの帰還基準のバイアス電圧に設
定する制御回路とを備えるものである。
ング方式の構成は、電源が“ＯＦＦ″にされている状態
で電源電圧が発生しているまたは電源電圧が発生してい
ない第１の電源ラインと電源フィルタ用の第１のコンデ
ンサが接地との間に挿入され、スタンバイスイッチの投
入または電源電圧の発生に応じて第１の電源ラインから
の電流により第１のコンデンサが充電されて所定の電圧
に維持される第２の電源ラインと、この第２の電源ライ
ンから電力の供給を受けるメインアンプの入力段アンプ
と、この入力段アンプに挿入された低域フィルタを構成
する帰還用の第２のコンデンサと、第２のコンデンサの
帰還電圧発生側の出力端子と第１の電源ラインとの間に
挿入され、第１の電源ラインから第２のコンデンサに充
電電流を供給する第１のスイッチ回路と、前記第２のコ
ンデンサの出力端子と接地間に挿入され、第２のコンデ
ンサの電荷を放電する第２のスイッチ回路と、第１の電
源ラインから電力供給を受け、スタンバイスイッチが“
ＯＮ”されたときまたは電源電圧か発生したときに第１
のスイッチ回路を“ＯＮ”させて第１の電源ラインから
の電流により第２のコンデンサを急速充電し、第２の電
源ラインの電圧が所定電圧値になったことを検出して第
１のスイッチ回路を“ＯＦＦ”させかつ第２のスイッチ
回路を“ＯＮ”させて第２のコンデンサの電荷を急速放
電してほぼ人力段アンプの帰還基準のバイアス電圧に設
定する制御回路とを備えるものである。
［作用コ
メインアンプの入力段アンプに電圧帰還させる帰還コン
デンサを利用してその充放電によりミュート処理をする
回路において、前記のように、帰還コンデンサに対する
充電及び放電をスイッチ回路を介して急速に行うように
しているので、ミュートの終了時点をコンデンサの放電
開始時点で決定することができる。ここでは、この放電
開始時点を電源フィルタきして挿入されたコンデンサの
電圧を検出することで行うようにしている。
デンサを利用してその充放電によりミュート処理をする
回路において、前記のように、帰還コンデンサに対する
充電及び放電をスイッチ回路を介して急速に行うように
しているので、ミュートの終了時点をコンデンサの放電
開始時点で決定することができる。ここでは、この放電
開始時点を電源フィルタきして挿入されたコンデンサの
電圧を検出することで行うようにしている。
電源フィルタは、通常、大きな容歌のコンデンサが使用
され、電源電圧と接地間の分圧抵抗比で充電される。そ
の抵抗比を利用してミュートオフタイミングを検出する
ことにより、そのタイミングが電圧変動に大きく影響さ
れない。また、帰還コンデンサは、急速放電されるので
充電電圧の値に影響されない。しかも、その充電が急速
に行われるので充電電圧の変動も少ない。
され、電源電圧と接地間の分圧抵抗比で充電される。そ
の抵抗比を利用してミュートオフタイミングを検出する
ことにより、そのタイミングが電圧変動に大きく影響さ
れない。また、帰還コンデンサは、急速放電されるので
充電電圧の値に影響されない。しかも、その充電が急速
に行われるので充電電圧の変動も少ない。
その結果、帰還コンデンサに高い帰還電圧を設定するこ
とができ、ポツプノイズが発生してもそれに対して効果
の高いミューティング処理ができる。
とができ、ポツプノイズが発生してもそれに対して効果
の高いミューティング処理ができる。
［実施例コ
以下、この発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第１図は、この発明のミューティング方式を適用した一
実施例のメインアンプの初段の回路を中心としたブロフ
ク図であり、第２図は、その動作を説明するためのタイ
ミングチャートである。なお、第３図と同一の回路は同
一の符号で示す。
実施例のメインアンプの初段の回路を中心としたブロフ
ク図であり、第２図は、その動作を説明するためのタイ
ミングチャートである。なお、第３図と同一の回路は同
一の符号で示す。
第１図において、１は、ミューティング回路であり、２
０は、第３図に示す、メインアンプ初段の差動増幅回路
である。ここでは、差動増幅回路２０の電源ライン２０
ａは、電源ラインＶＦｃに接続されている。電源ライン
ＶＦｃには、電源に対するフィルタとしてコンデンサＣ
Ｆがこれと接地との間に挿入されている。
０は、第３図に示す、メインアンプ初段の差動増幅回路
である。ここでは、差動増幅回路２０の電源ライン２０
ａは、電源ラインＶＦｃに接続されている。電源ライン
ＶＦｃには、電源に対するフィルタとしてコンデンサＣ
Ｆがこれと接地との間に挿入されている。
コンデンサＣＮＦが接続されたトランジスタ２２のベー
スには、チャージ−ディスチャージのスイッチ回路２が
設けられている。スイッチ回路２は、電源ライン＋Ｖｃ
ｃにコレクタ側が接続されたＮＰＮ型トランジスタ３ａ
とこの下流側に接続されたＰＮＰ型のトランジスタ３ｂ
とからなる。ＰＮＰ型のトランジスタ３ｂは、そのエミ
ッタ側がトランジスタ３ａのエミッタ側に接続され、そ
のコレクタ側が接地ライン（ＧＮＤ）に接続されている
。
スには、チャージ−ディスチャージのスイッチ回路２が
設けられている。スイッチ回路２は、電源ライン＋Ｖｃ
ｃにコレクタ側が接続されたＮＰＮ型トランジスタ３ａ
とこの下流側に接続されたＰＮＰ型のトランジスタ３ｂ
とからなる。ＰＮＰ型のトランジスタ３ｂは、そのエミ
ッタ側がトランジスタ３ａのエミッタ側に接続され、そ
のコレクタ側が接地ライン（ＧＮＤ）に接続されている
。
トランジスタ３ａとトランジスタ３ｂとの接続点３ｃが
コンデンサＣＮＦの帰還電圧発生端子に接続されている
。これらトランジスタ３ａ、３ｂのベースは、共通に抵
抗Ｒ８に接続されていて抵抗Ｒ８を介してミューティン
グ回路１からミュート信号を受ける。
コンデンサＣＮＦの帰還電圧発生端子に接続されている
。これらトランジスタ３ａ、３ｂのベースは、共通に抵
抗Ｒ８に接続されていて抵抗Ｒ８を介してミューティン
グ回路１からミュート信号を受ける。
ミューティング回路１は、スタンバイ回路・ノチ１２が
“ＯＮ”したときに電源１３からスタンバイスイッチ１
２を介して得られるスタンバイ信号を受けて動作する。
“ＯＮ”したときに電源１３からスタンバイスイッチ１
２を介して得られるスタンバイ信号を受けて動作する。
なお、最近のラジカセソトレコーダ等のオーディオ装置
では、時刻表示をはじめとして、所定時刻での録音機能
や留守番電話機能等の各種の機能が付加されているため
に電源ライン＋Ｖｃｃと電源１３とが直接接続されてい
て、電源電圧ＶＣＣが常時に特定の回路に加えられてい
る。そり、て、スタンバイスイッチ１２が電源スィッチ
として利用されてこれの投入により電源“ＯＮ″となり
、各回路が動作状態になる。この実施例の回路もそのよ
うな構成を採るものである。したがって、第２図に示す
ように、電源ライン十ＶＣＣは、電源の“０Ｎ１０ Ｆ
Ｆ″とは無関係に一定電圧Ｖｃｃを維持している。そ
して、パワーアンプ等では、この電源ライン＋Ｖｃｃの
電圧Ｖｃｃが直接供給され、他の信号処理回路では電源
ラインＶＦｃから電力が供給されるような構成となって
いる。電源ライン＋Ｖｃｃの電圧Ｖｃｃが直接供給され
る回路等は、スタンバイスイッチ１２の“ＯＮ”信号に
応じてスタンバイ回路１４から動作信号が供給されるこ
とで電源ライン＋Ｖｃｃから電力を受けて動作する。言
い換えれば、この種のオーディオ装置の各回路は、電源
ライン十Ｖｃｃの電圧は常時加えられているスタンバイ
状態にある。そして、スタンバイスイッチ１２が“ＯＮ
”されることにより電源“ＯＮ”として動作を開始する
。
では、時刻表示をはじめとして、所定時刻での録音機能
や留守番電話機能等の各種の機能が付加されているため
に電源ライン＋Ｖｃｃと電源１３とが直接接続されてい
て、電源電圧ＶＣＣが常時に特定の回路に加えられてい
る。そり、て、スタンバイスイッチ１２が電源スィッチ
として利用されてこれの投入により電源“ＯＮ″となり
、各回路が動作状態になる。この実施例の回路もそのよ
うな構成を採るものである。したがって、第２図に示す
ように、電源ライン十ＶＣＣは、電源の“０Ｎ１０ Ｆ
Ｆ″とは無関係に一定電圧Ｖｃｃを維持している。そ
して、パワーアンプ等では、この電源ライン＋Ｖｃｃの
電圧Ｖｃｃが直接供給され、他の信号処理回路では電源
ラインＶＦｃから電力が供給されるような構成となって
いる。電源ライン＋Ｖｃｃの電圧Ｖｃｃが直接供給され
る回路等は、スタンバイスイッチ１２の“ＯＮ”信号に
応じてスタンバイ回路１４から動作信号が供給されるこ
とで電源ライン＋Ｖｃｃから電力を受けて動作する。言
い換えれば、この種のオーディオ装置の各回路は、電源
ライン十Ｖｃｃの電圧は常時加えられているスタンバイ
状態にある。そして、スタンバイスイッチ１２が“ＯＮ
”されることにより電源“ＯＮ”として動作を開始する
。
ミューティング回路１は、電源ライン＋Ｖｃｃから通常
電圧Ｖｃｃが加えられていて、スタンパイスインチ１２
の信号をそのトランジスタ４のベースに受けて動作する
。トランジスタ４は、ＮＰＮ型トランジスタであり、そ
のコレクタ側がダイオードＤ１＋ Ｄ２を負荷として
電源ライン＋Ｖｃｃに接続され、そのコレクタ側出力が
ＰＮＰ型のトランジスタ５，６のベースに加えられる。
電圧Ｖｃｃが加えられていて、スタンパイスインチ１２
の信号をそのトランジスタ４のベースに受けて動作する
。トランジスタ４は、ＮＰＮ型トランジスタであり、そ
のコレクタ側がダイオードＤ１＋ Ｄ２を負荷として
電源ライン＋Ｖｃｃに接続され、そのコレクタ側出力が
ＰＮＰ型のトランジスタ５，６のベースに加えられる。
そこで、トランジスタ４が“ＯＮ”したときにこれらト
ランジスタを“ＯＮ”させる。なお、そのエミッタ側は
、ダイオードＤ３を介して接地されている。
ランジスタを“ＯＮ”させる。なお、そのエミッタ側は
、ダイオードＤ３を介して接地されている。
トランジスタ５．６は、それぞれ“ＯＮ”したときに、
電源電圧Ｖｃｃを抵抗分割する分圧電圧発生回路を構成
している。トランジスタ５は、そのエミッタ側が電源ラ
イン＋Ｖｃｃに接続され、そのコレクタ側が直列接続さ
れた分圧抵抗Ｒ１、Ｒ２を介して接地されている。トラ
ンジスタ６は、そのエミッタ側が電源ライン＋Ｖｃｃに
接続され、そのコレクタ側が直列接続された分圧抵抗Ｒ
３，Ｒ４、そしてレベルシフト用のダイオードＤ４．Ｄ
５を介して接地されている。なお、トランジスタ４のエ
ミッタ側に挿入されたダイオードＤ３もレベルシフトの
ためのダイオードである。
電源電圧Ｖｃｃを抵抗分割する分圧電圧発生回路を構成
している。トランジスタ５は、そのエミッタ側が電源ラ
イン＋Ｖｃｃに接続され、そのコレクタ側が直列接続さ
れた分圧抵抗Ｒ１、Ｒ２を介して接地されている。トラ
ンジスタ６は、そのエミッタ側が電源ライン＋Ｖｃｃに
接続され、そのコレクタ側が直列接続された分圧抵抗Ｒ
３，Ｒ４、そしてレベルシフト用のダイオードＤ４．Ｄ
５を介して接地されている。なお、トランジスタ４のエ
ミッタ側に挿入されたダイオードＤ３もレベルシフトの
ためのダイオードである。
ＮＰＩ）ランジスタフは、先のトランジスタ５．６によ
る分圧電圧発生回路の各分圧電圧を受けて動作し、ミュ
ート信号の停止タイミングを制御する回路を構成してい
る。そのコレクタが負荷抵抗Ｒ５を介して電源ライン＋
Ｖｃｃに接続され、そのベースか電流制限抵抗を介して
分圧抵抗Ｒ３゜Ｒ４による分圧点６ａに接続されている
。そして、そのエミッタが分圧抵抗Ｒ１、Ｒ２による分
圧点５ａに接続されている。この分圧点５ａは、電源フ
ィルタのコンデンサＣＦの端子（接地されていない側の
端子）に接続されている。また、分圧点６ａは、ミュー
ト信号の出力端子であって、スイッチ回路２の抵抗Ｒ８
に接続されている。
る分圧電圧発生回路の各分圧電圧を受けて動作し、ミュ
ート信号の停止タイミングを制御する回路を構成してい
る。そのコレクタが負荷抵抗Ｒ５を介して電源ライン＋
Ｖｃｃに接続され、そのベースか電流制限抵抗を介して
分圧抵抗Ｒ３゜Ｒ４による分圧点６ａに接続されている
。そして、そのエミッタが分圧抵抗Ｒ１、Ｒ２による分
圧点５ａに接続されている。この分圧点５ａは、電源フ
ィルタのコンデンサＣＦの端子（接地されていない側の
端子）に接続されている。また、分圧点６ａは、ミュー
ト信号の出力端子であって、スイッチ回路２の抵抗Ｒ８
に接続されている。
ＰＮＰ型）ランジフタ８とＮＰＮ型）ランジフタ９，１
０からなる回路は、トランジスタ７の出力信号により制
御され、ミュート信号を停止させる回路を構成している
。トランジスタ８は、抵抗Ｒ５とトランジスタ７のコレ
クタとの接続点７ａにそのベースが接続されている。そ
して、そのエミッタが抵抗Ｒ６を介して電源ライン十Ｖ
ＣＣに接続され、そのコレクタが抵抗Ｒ７を介して接地
されている。抵抗Ｒ７とトランジスタ８のコレクタとの
接続点８ａにはトランジスタ９のベースが接続され、そ
の出力がトランジスタ９に加えられる。
０からなる回路は、トランジスタ７の出力信号により制
御され、ミュート信号を停止させる回路を構成している
。トランジスタ８は、抵抗Ｒ５とトランジスタ７のコレ
クタとの接続点７ａにそのベースが接続されている。そ
して、そのエミッタが抵抗Ｒ６を介して電源ライン十Ｖ
ＣＣに接続され、そのコレクタが抵抗Ｒ７を介して接地
されている。抵抗Ｒ７とトランジスタ８のコレクタとの
接続点８ａにはトランジスタ９のベースが接続され、そ
の出力がトランジスタ９に加えられる。
トランジスタ９は、そのエミッタ側が接地され、そのコ
レクタ側が電流源１１を介して電源ライン＋Ｖｃｃに接
続され、さらにトランジスタ１０のベースに接続されて
いる。これによりそのコレクタ側の出力かトランジスタ
１０に加えられる。トランジスタ１０のエミッタは接地
され、そのコレクタ側は、分圧点６ａに接続されている
。そこで、これが“ＯＮ”することで分圧点６ａが接地
電位付近に引かれてミュート信号の発生が停止する。
レクタ側が電流源１１を介して電源ライン＋Ｖｃｃに接
続され、さらにトランジスタ１０のベースに接続されて
いる。これによりそのコレクタ側の出力かトランジスタ
１０に加えられる。トランジスタ１０のエミッタは接地
され、そのコレクタ側は、分圧点６ａに接続されている
。そこで、これが“ＯＮ”することで分圧点６ａが接地
電位付近に引かれてミュート信号の発生が停止する。
第２図に従ってミューティング回路１の動作を説明する
と、電源が“ＯＮ”され、スタンバイスイッチ１２が“
ＯＮ”状態になると、トランジスタ４，５．６が“ＯＮ
”する。これによりトランジスタ７は、分圧点５ａ、６
ａから所定のバイアス電圧を受けて“ＯＮ”状態になる
。トランジスタ７が“ＯＮ”すると、トランジスタ８が
“ＯＮ”してトランジスタ９が“ＯＮ”する。その結果
、トランジスタ１０は、”ＯＦＦ”状態になり、分圧点
６ａの電圧Ｖ１ は、次に式で与えられる電圧になる。
と、電源が“ＯＮ”され、スタンバイスイッチ１２が“
ＯＮ”状態になると、トランジスタ４，５．６が“ＯＮ
”する。これによりトランジスタ７は、分圧点５ａ、６
ａから所定のバイアス電圧を受けて“ＯＮ”状態になる
。トランジスタ７が“ＯＮ”すると、トランジスタ８が
“ＯＮ”してトランジスタ９が“ＯＮ”する。その結果
、トランジスタ１０は、”ＯＦＦ”状態になり、分圧点
６ａの電圧Ｖ１ は、次に式で与えられる電圧になる。
Ｖｌ嬌ｒ４・（Ｖｃｃ−２Ｖｆｎ）／ （ｒ３＋ｒ４）
ただし、ＶＣＣは、電源ライン＋Ｖｃｃの電圧であり、
Ｖｒｎは、ＮＰＮ）ランジフタのベース・エミ、７タ間
の順方向降下電圧であり、ダイオードＤ４＋Ｄ５の順方
向降下電圧も同じとする。また、ｒ３＋ｒ４は、それぞ
れ抵抗Ｒ３Ｔ Ｒ４の抵抗値である。
ただし、ＶＣＣは、電源ライン＋Ｖｃｃの電圧であり、
Ｖｒｎは、ＮＰＮ）ランジフタのベース・エミ、７タ間
の順方向降下電圧であり、ダイオードＤ４＋Ｄ５の順方
向降下電圧も同じとする。また、ｒ３＋ｒ４は、それぞ
れ抵抗Ｒ３Ｔ Ｒ４の抵抗値である。
そこで、第２図に示すように、電源が“ＯＮ”されたタ
イミングで分圧点６ａの電圧Ｖ１ は、抵抗Ｒ３，Ｒ４
で分圧されて、ＶＣＣより少し低い電圧（トランジスタ
３ａを“ＯＮ”させる電圧に対応）になる。
イミングで分圧点６ａの電圧Ｖ１ は、抵抗Ｒ３，Ｒ４
で分圧されて、ＶＣＣより少し低い電圧（トランジスタ
３ａを“ＯＮ”させる電圧に対応）になる。
この電圧Ｖ１が抵抗Ｒ８を介してスイッチ回路２に加え
られると、スイッチ回路２のトランジスタ３ａが“ＯＮ
″してコンデンサＣＮＦが急速充電される。その結果、
コンデンサＣＮＦの端子に電圧Ｖ２が発生する（第２図
のｖ２参照）。同時に、電源“ＯＮ”のタイミングで電
源ライン＋Ｖｃｃから抵抗Ｒ５、トランジスタ７を介し
てコンデンサＣＦに充電が開始される。このときの充電
電圧か第２図のＶＦである。
られると、スイッチ回路２のトランジスタ３ａが“ＯＮ
″してコンデンサＣＮＦが急速充電される。その結果、
コンデンサＣＮＦの端子に電圧Ｖ２が発生する（第２図
のｖ２参照）。同時に、電源“ＯＮ”のタイミングで電
源ライン＋Ｖｃｃから抵抗Ｒ５、トランジスタ７を介し
てコンデンサＣＦに充電が開始される。このときの充電
電圧か第２図のＶＦである。
この電圧ＶＦが上昇してＶｌ −Ｖｆｎを越える時点
でトランジスタ７のベース・エミッタ間電圧が１ＶＶｎ
以下となる。このことによりトランジスタ７が“ＯＦＦ
”状態になり、トランジスタ８が“ＯＦＦ”する。そし
て、トランジスタ９も“ＯＦＦ”する。その結果、トラ
ンジスタ１０が“ＯＮ”状態となり、分圧点６ａの電圧
が接地電位近くまで落ちて、ミュート信号が停止する。
でトランジスタ７のベース・エミッタ間電圧が１ＶＶｎ
以下となる。このことによりトランジスタ７が“ＯＦＦ
”状態になり、トランジスタ８が“ＯＦＦ”する。そし
て、トランジスタ９も“ＯＦＦ”する。その結果、トラ
ンジスタ１０が“ＯＮ”状態となり、分圧点６ａの電圧
が接地電位近くまで落ちて、ミュート信号が停止する。
そこで、スイッチ回路２のトランジスタ３ａが“ＯＦＦ
”して、トランジスタ３ｂが“ＯＮ”する。このことで
コンデンサＣＮＦが急速放電される。
”して、トランジスタ３ｂが“ＯＮ”する。このことで
コンデンサＣＮＦが急速放電される。
この放電によりコンデンサＣＮＦ電圧Ｖ２は、Ｖ２ ＝
Ｖｓａｔ ７ｏ＋Ｖｆｎ＋ Ｉ ｂ ＊ ｒａとなる。
Ｖｓａｔ ７ｏ＋Ｖｆｎ＋ Ｉ ｂ ＊ ｒａとなる。
そして、分圧点６ａの電圧Ｖｌは、ＶＳａｔ Ｉｎとな
る。
る。
ただし、Ｖｓａｔ ｔｏは、トランジスタ１０の飽和電
圧、Ｉｂは、抵抗Ｒ８に流れる電流値、そして、ｒａは
抵抗Ｒ８の抵抗値である。
圧、Ｉｂは、抵抗Ｒ８に流れる電流値、そして、ｒａは
抵抗Ｒ８の抵抗値である。
このとき、トランジスタ２１のベース電圧ｖ３は、トラ
ンジスタ２６のベースが接地電位に近いことからほぼＶ
ｆｐＣただし、Ｖｆｐは、ＰＮＰ トランジスタのベー
ス・エミッタ間の順方向降下電圧である。）より少し高
くなる。その結果、ミュート信号が切れた後には、トラ
ンジスタ２２のベースの定常状態時の電圧をｖｒきする
と、Ｖ ２ 特Ｖ３ （＝Ｖｒ）となり、入力段きして
の差動増幅回路２０は、トランジスタ２２のベースのコ
ンデンサＣＮＦ放電後のこの電圧Ｖｒを基準として−Ｌ
トに、１ＶｆｎとＩＶｆｐとの電圧レベルの間で信号を
増幅する動作をする。したがって、この増幅回路２０に
以後スイッチ回路２は、その動作に対して何ら影響を与
えない。
ンジスタ２６のベースが接地電位に近いことからほぼＶ
ｆｐＣただし、Ｖｆｐは、ＰＮＰ トランジスタのベー
ス・エミッタ間の順方向降下電圧である。）より少し高
くなる。その結果、ミュート信号が切れた後には、トラ
ンジスタ２２のベースの定常状態時の電圧をｖｒきする
と、Ｖ ２ 特Ｖ３ （＝Ｖｒ）となり、入力段きして
の差動増幅回路２０は、トランジスタ２２のベースのコ
ンデンサＣＮＦ放電後のこの電圧Ｖｒを基準として−Ｌ
トに、１ＶｆｎとＩＶｆｐとの電圧レベルの間で信号を
増幅する動作をする。したがって、この増幅回路２０に
以後スイッチ回路２は、その動作に対して何ら影響を与
えない。
以−１−は、この実施例の場合であるか、トランジスタ
２２の放電後の電圧■２は、スイッチ回路２のトランジ
スタのエミッタあるいはコレクタ側に抵抗やレベルシフ
トダイオード等を挿入するこ、とで自由に設定できる。
２２の放電後の電圧■２は、スイッチ回路２のトランジ
スタのエミッタあるいはコレクタ側に抵抗やレベルシフ
トダイオード等を挿入するこ、とで自由に設定できる。
また、トランジスタ１０の回路に抵抗やレベルノ・フト
ダイオード等を挿入することでもこの電圧Ｖ２は変更で
きるので、この発明は、前記の実施例のような関係の電
■設定値に限定されるものではない。同様に、入力信号
に対しても差動増幅回路２０の動作範囲か１．Ｖｆｎ乏
ｆＶｆｐとの電圧レベルの範囲で動作するような制限を
受けない。
ダイオード等を挿入することでもこの電圧Ｖ２は変更で
きるので、この発明は、前記の実施例のような関係の電
■設定値に限定されるものではない。同様に、入力信号
に対しても差動増幅回路２０の動作範囲か１．Ｖｆｎ乏
ｆＶｆｐとの電圧レベルの範囲で動作するような制限を
受けない。
［発明の効果コ
以Ｆの説明から理解できるように、この発明にあっては
、放電開始時点を電源フィルタとして挿入されたコンデ
ンサの電圧を検出することで行うようにし２、この検出
により帰還コンデンサは、急速放電されるので充電電圧
の値に影響されない。
、放電開始時点を電源フィルタとして挿入されたコンデ
ンサの電圧を検出することで行うようにし２、この検出
により帰還コンデンサは、急速放電されるので充電電圧
の値に影響されない。
その結果、帰還コンデンサに高い帰還電圧を設定するこ
とができ、ポツプノイズが発生してもそれに対して効果
の高いミューティング処理かできる。
とができ、ポツプノイズが発生してもそれに対して効果
の高いミューティング処理かできる。
第１図は、この発明のミューティング方式を適用した一
実施例のメインアンプの初段の回路を中心としたプロ、
ｌり図、第２図は、その動作を説明するためのタイミン
グ千ヤード、第３図は、従来のミューティング処理の回
路とその動作の説明図である。 」・・・ミューティング回路、 ２・・・チャージ・ディスチャージのスイッチ回路、３
ａ、４，７，９． ｌｏ−ＮＰＮ型トランジスタ、３ｂ
、５．６．８・・・ＰＮＰｆｆＪＮＰＮ型トランジスタ
・電流源、１２・・・スタンバイスイ１．千、１４・・
・スタンバイ回路、 ２０・・・メインアンプの入力段の増幅回路、Ｒ１〜Ｒ
８・・・抵抗、ＲＮＦ・・・フィードバック抵抗、ＣＮ
Ｆ・・・フィードバンクコンデンサ、ＣＦ・・・電源フ
ィルタコンデンサ。 （Ｖ） 第２図
実施例のメインアンプの初段の回路を中心としたプロ、
ｌり図、第２図は、その動作を説明するためのタイミン
グ千ヤード、第３図は、従来のミューティング処理の回
路とその動作の説明図である。 」・・・ミューティング回路、 ２・・・チャージ・ディスチャージのスイッチ回路、３
ａ、４，７，９． ｌｏ−ＮＰＮ型トランジスタ、３ｂ
、５．６．８・・・ＰＮＰｆｆＪＮＰＮ型トランジスタ
・電流源、１２・・・スタンバイスイ１．千、１４・・
・スタンバイ回路、 ２０・・・メインアンプの入力段の増幅回路、Ｒ１〜Ｒ
８・・・抵抗、ＲＮＦ・・・フィードバック抵抗、ＣＮ
Ｆ・・・フィードバンクコンデンサ、ＣＦ・・・電源フ
ィルタコンデンサ。 （Ｖ） 第２図
Claims (1)
- （１）電源が“ＯＦＦ”にされている状態で電源電圧が
発生しているまたは電源電圧が発生していない第１の電
源ラインと電源フィルタ用の第１のコンデンサが接地と
の間に挿入され、スタンバイスイッチの投入または電源
電圧の発生に応じて第１の電源ラインからの電流により
第１のコンデンサが充電されて所定の電圧にされる第２
の電源ラインと、この第２の電源ラインから電力の供給
を受けるメインアンプの入力段アンプと、この入力段ア
ンプに挿入された低域フィルタを構成する帰還用の第２
のコンデンサと、第２のコンデンサの帰還電圧発生側の
出力端子と第１の電源ラインとの間に挿入され、第１の
電源ラインから第２のコンデンサに充電電流を供給する
第１のスイッチ回路と、前記出力端子と接地間に挿入さ
れ、第２のコンデンサの電荷を放電する第２のスイッチ
回路と、第１の電源ラインから電力供給を受け、前記ス
タンバイスイッチが“ＯＮ”されたときまたは電源電圧
が発生したときに第１のスイッチ回路を“ＯＮ”させて
第１の電源ラインからの電流により第２のコンデンサを
急速充電し、第２の電源ラインの電圧が所定電圧値にな
ったことを検出して第１のスイッチ回路を“ＯＦＦ”さ
せかつ第２のスイッチ回路を“ＯＮ”させて第２のコン
デンサの電荷を放電してほぼ前記入力段アンプの帰還基
準のバイアス電圧に設定する制御回路とを備えることを
特徴とするミューティング回路を有するミューティング
方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201706A JPH0793537B2 (ja) | 1990-07-30 | 1990-07-30 | ミューティング方式 |
| US07/735,912 US5220613A (en) | 1990-07-30 | 1991-07-25 | Audio amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201706A JPH0793537B2 (ja) | 1990-07-30 | 1990-07-30 | ミューティング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486109A true JPH0486109A (ja) | 1992-03-18 |
| JPH0793537B2 JPH0793537B2 (ja) | 1995-10-09 |
Family
ID=16445576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2201706A Expired - Fee Related JPH0793537B2 (ja) | 1990-07-30 | 1990-07-30 | ミューティング方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5220613A (ja) |
| JP (1) | JPH0793537B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008199665A (ja) * | 2008-04-25 | 2008-08-28 | Ricoh Co Ltd | 定電圧回路 |
| US7711128B2 (en) | 2003-09-29 | 2010-05-04 | Ricoh Company, Ltd. | System, circuit, and amplifier for reducing pop sound |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746393A4 (en) * | 1993-09-16 | 1999-09-08 | Aura Systems Inc | MULTIFUNCTIONAL INTERFACE DEVICE WITH DOUBLE OUTPUT FOR AUDIO SYSTEMS |
| US6040740A (en) * | 1997-04-09 | 2000-03-21 | Lsi Logic Corporation | Audio transient suppression device |
| TWI317240B (en) * | 2006-07-05 | 2009-11-11 | Asustek Comp Inc | Anti-pop circuit |
| GB2440188B (en) * | 2006-07-14 | 2011-06-08 | Wolfson Ltd | Amplifier Circuits, Methods of Starting and Stopping Amplifier Circuits |
| DE102006043746A1 (de) * | 2006-09-13 | 2008-03-27 | Micronas Gmbh | Schaltungsanordnung zur Unterdrückung von Einschaltgeräuschen |
| JP4881428B2 (ja) * | 2009-12-25 | 2012-02-22 | 株式会社東芝 | 電子機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544519B2 (ja) * | 1972-10-09 | 1980-11-12 | ||
| US4041408A (en) * | 1976-11-12 | 1977-08-09 | Rca Corporation | Push-pull audio amplifier system with muting |
| DE3130341A1 (de) * | 1980-09-17 | 1982-06-16 | Hitachi, Ltd., Tokyo | Rauschsperre und mit dieser versehener fm-funkempfaenger |
-
1990
- 1990-07-30 JP JP2201706A patent/JPH0793537B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-25 US US07/735,912 patent/US5220613A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7711128B2 (en) | 2003-09-29 | 2010-05-04 | Ricoh Company, Ltd. | System, circuit, and amplifier for reducing pop sound |
| JP2008199665A (ja) * | 2008-04-25 | 2008-08-28 | Ricoh Co Ltd | 定電圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793537B2 (ja) | 1995-10-09 |
| US5220613A (en) | 1993-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864246A (en) | Mobile automatic volume control apparatus | |
| US20080137882A1 (en) | Apparatus and muting circuit | |
| EP0570655B1 (en) | Audio amplifier on-off control circuit | |
| JPH0486109A (ja) | ミューティング方式 | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| US4424538A (en) | Tape recorder with digital automatic level control | |
| CN1052604C (zh) | 带有瞬态跟踪电源的声频放大器 | |
| JPH0666592B2 (ja) | 電力増幅装置 | |
| EP0439435A2 (en) | Control loop for reducing the time of response of a tuner-AGC of a superheterodyne receiver and relative leading edge differentiating circuit used in the control loop | |
| JPS6145622Y2 (ja) | ||
| JPS63227242A (ja) | ラールセン効果を抑制するための拡声器を介す聴取用増幅器の利得制御回路 | |
| JP2557628B2 (ja) | リツプルフイルタ | |
| JP3283284B2 (ja) | 再生音量自動補正回路 | |
| JPS628972B2 (ja) | ||
| JP2869255B2 (ja) | 増幅器 | |
| JP3530326B2 (ja) | 増幅装置 | |
| JPS6126845B2 (ja) | ||
| KR940002970B1 (ko) | 쇼크음 방지회로 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPS59230306A (ja) | ミユ−テイング回路 | |
| JPS6040206B2 (ja) | 増幅装置 | |
| JPS6042644B2 (ja) | 電力増幅器 | |
| JP3189281B2 (ja) | ショック音防止回路 | |
| JPH08148942A (ja) | 増幅器 | |
| JPH05243856A (ja) | ショック音防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |