JPS62272321A - 表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 本発明はラスタスキャン方式による表示方式に関し、特
にビデオメモリとして、１回のデータ転送アクセスで、
表示画面の１ラスタ一分に相当するビデオデータをパラ
レルロードできるラインメモリと、このラインメモリの
データをシリアルシフトするシフトレジスタとを内蔵し
たデュアルポートメモリを使用した表示方式に関する。

〔従来の技術〕

デュアルポートメモリを使用した表示方式では、各水平
ラインの表示タイミングごとに、あらかじめ、各水平ラ
インの先頭に対応するビデオデータのメモリアドレスを
表示アドレスとしてデュアルポートメモリに与える必要
がある。

従来、この表示アドレスは、水平ラインの表示タイミン
グに同期してカウントアツプして行くアドレスカウンタ
の出力であった。また、表示アドレスをデュアルポート
メモリに与える時、デュアルポートメモリはＣＰＵがら
もアクセスされるなめ、表示アドレス転送とｃＰＵアク
セスとの衝突を調停する回路が必要である。

第４図は、従来の表示方式のブロック図である。表示の
一画素であるドツトの表示期間はドツトクロック発振器
２３により表示タイミング信号発生器２２に出力される
。表示タイミング信号発生器２２により生成された水平
同期信号２７は、アドレスカウンタ１８をカウントアツ
プさせる。

このアドレスカウンタ１８の出力は表示アドレス２８と
してアドレスセレクタ１９に入力される。

このアドレスセレクタ１９のもう一方の入力にはシステ
ムのアドレスバス２５が接続される６デユアルボートメ
モリ２０に表示アドレスを与えるため、表示タイミング
信号発生器２２は、メモリアクセス調停回路２１に水平
同期信号２７をトリガとして与える。これにより、メモ
リアクセス調停回路２１は、ＣＰｔＪ　１７に対しＣＰ
Ｕウェイト信号２６を出力してＣＰＵ１７をウェイトさ
せ、その後、アドレスセレクタ１９にアドレス切替信号
２つを出力してデュアルポートメモリ２０のアドレスを
表示アドレス２８に切替えさせ、デュアルポートメモリ
２０にビデオデータのデータ転送を行なわせる。

〔発明が解決しようとする問題点〕

上述した表示方式では、表示アドレスをアドレスカウン
タで発生するための複数のレジスタやカウンタが必要と
なり、また、デュアルポートメモリにデータ転送のアク
セスを実行させる時、ｃＰＵとのアクセスの衝突をさけ
るなめメモリアクセス調停回路が必要となるなど、回路
が複雑となる欠点がある。

〔問題点を解決するための手段〕

本発明の表示方式は、ａ、ビデオデータを記憶するデュ
アルポートメモリと、ｂ、システムのアドレスバスとデ
ータバスのいずれかを選択するアドレスセレクタと、Ｃ
７表示画面における各ラスタの先頭に対応したビデオデ
ータのメモリアドレスを記憶するシステムメモリと、ｄ
、水平同期信号をトリガとして表示アドレスのデータ転
送要求を行なうＤＭＡ要求回路と、ｅ、システムメモリ
からビデオデータのメモリアドレスをアドレスセレクタ
にＤＭＡ転送を行なうＤＭＡコントローラを有している
。

〔実施例〕

第１図は本発明による表示ガ式の一実施例を示す。デュ
アルポートメモリ５に対する表示アドレスの転送は、表
示タイミング信号発生器７が出力する水平同期信号１５
をトリガとしてＤＭＡ要求回路６がＤＭＡ要求信号１３
をＤＭＡコントローラ３に出力することにより行なわれ
る。ＤＭＡコントローラ３は、ＤＭＡ要求信号１３を受
取るとＣＰＵ１にホールド要求信号１１を出力する。Ｃ
ＰＵＩがホールド要求信号１１を受け１すると、ホール
ド応答信号１２をＤＭＡコントローラ３に出力し、これ
によりＤＭＡコントローラ３はＤＭＡ許可信号１４をア
ドレスセレクタ４に、出力する。アドレスセレクタ４の
入力には、システムのアドレスバス１０とデータバス９
が接続されていて、通常はアドレスバス１０１ｐ！Ｉが
デュアルポートメモリ５のアドレスに接続されている。

表示アドレスの転送タイミングにおいて、ＤＭＡ許可信
号１４がＤＭＡコントローラ３から出力されると、アド
レスセレクタ４はシステムのデータバス９を選択する。

ＤＭＡコントローラ３には、あらかじめシステムメモリ
２上のＤＭＡ開始アドレスとＤＭＡ終了アドレスが登録
されており、ＤＭＡコントローラ３は、ＤＭＡ許可信号
１４を出力すると同時に、ＤＭＡアドレスをシステムメ
モリ２に与えてそのデータを読み出す。これにより、シ
ステムメモリ２に記憶されているラスタ先頭アドレスが
、デュアルポートメモリ５の表示アドレスとして与えら
れ、１ラスト分のビデオデータがデュアルポートメモリ
５内のラインメモリに転送される。なお、このＤＭＡ転
送は、水平帰線期間に行なわれる様に設計する必要があ
る。

第２図は、システムメモリに記憶されているラスタ先頭
アドレスの並びで、ＤＭＡ開始アドレスから順に、表示
するラスタの数に対応するメモリが用意されている。

第３図のデュアルポートメモリの様に、ビデオデータの
ラスタ先頭アドレスをＬＯ，Ｌｌ、Ｌ２、Ｌ３．・・・
Ｌ３９７．Ｌ３９８．Ｌ３９９とし、この順番に画面の
表示するとすると、システムメモリに記憶するデータは
、第２図の様にＤＭＡ開始アドレスＡＳからＤＭＡ終了
アドレスＡＳ＋３９９まで順にＬＯ，ＬＬ、Ｌ２．Ｌ３
．・・・Ｌ３９７、Ｌ３９８．Ｌ３９９を記憶すれば良
い。

以上の様に、水平同期信号の表示タイミングごとに、更
新された表示アドレスがデュアルポートメモリに与えら
れ、これを経返すことにより表示動作が行なわれる。

〔発明の効果〕

以上説明したように本発明は、デュアルポートメモリへ
の表示アドレスのデータ転送をＤＭＡで実行させること
により、従来技術におけるアドレスカウンタおよびメモ
リアクセス調停回路を省略することができる。また表示
アドレスをシステムメモリ上に置くことにより、ビデオ
データの表示のための読み出しをプログラム制御できる
ため、ａ、任意数の画面分割 す、スクロール表示 Ｃ０縦方向拡大表示 の様な表示制御が容易に実現できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図のシステムメモリに記憶されているデータ、第３図は
第１図のデュアルポートメモリに記憶されているデータ
を示す図、第４図は従来例のブロック図である。 １・・・ＣＰＵ、２・・・システムメモリ、３・・・Ｄ
ＭＡコントローラ、４・・・アドレスセレクタ、５・・
・デュアルポートメモリ、６・・・ＤＭＡ要求回路、７
・・・表示タイミング信号発生器、８・・・ドツトクロ
ック発振器、９・・・データバス、１０・・・アドレス
バス、１１・・・ホールド要求信号、１２・・・ホール
ド応答信号、１３・・・ＤＭＡ要求信号、１４・・・Ｄ
ＭＡ許可信号、１５・・・水平同期信号、１６・・・ド
ツトクロッ膝 ァＹ゛ｔス　　　　　デ“−ダ 第２　図 車　口　口

Claims (1)

【特許請求の範囲】
1. ＤＭＡコントローラを持ちマイクロプロセッサのプログ
   ラム制御により動作するラスタスキャン方式の表示方式
   において、ビデオデータを記憶するデュアルポートメモ
   リと、前記デュアルポートメモリにあたえるアドレスと
   してシステムのアドレスバスとデータバスのいずれかを
   選択するセレクタと、表示タイミングの水平同期信号に
   よりＤＭＡ転送要求信号を出力するＤＭＡ要求回路と、
   表示画面における各ラスタの先頭に対応するビデオデー
   タのメモリアドレスを記憶するシステムメモリを具備す
   ることを特徴とする表示方式。