JPH0486945U - - Google Patents
Info
- Publication number
- JPH0486945U JPH0486945U JP1990128109U JP12810990U JPH0486945U JP H0486945 U JPH0486945 U JP H0486945U JP 1990128109 U JP1990128109 U JP 1990128109U JP 12810990 U JP12810990 U JP 12810990U JP H0486945 U JPH0486945 U JP H0486945U
- Authority
- JP
- Japan
- Prior art keywords
- write
- address
- signal
- circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Description
第１図は本考案の一実施例のブロツク図である
。 １……ＣＰＵ、２……メモリ、３……ユーザ・
モード判別回路、４……アドレス範囲指定レジス
タ、５……アドレス比較回路、６……バス・エラ
ー発生回路、７……１ビツトフラグレジスタ、８
……レジスタアドレス・デコード回路、９……メ
モリアドレス・デコード回路、１０……アンド回
路、Ｒ／……リードライト信号、ＶＩＯ……違
反信号、ＢＥＲＲ……バスエラー信号、……
ライトパルス、ＣＳ……チツプセレクト信号、
……アウトプツトイネーブル信号。
。 １……ＣＰＵ、２……メモリ、３……ユーザ・
モード判別回路、４……アドレス範囲指定レジス
タ、５……アドレス比較回路、６……バス・エラ
ー発生回路、７……１ビツトフラグレジスタ、８
……レジスタアドレス・デコード回路、９……メ
モリアドレス・デコード回路、１０……アンド回
路、Ｒ／……リードライト信号、ＶＩＯ……違
反信号、ＢＥＲＲ……バスエラー信号、……
ライトパルス、ＣＳ……チツプセレクト信号、
……アウトプツトイネーブル信号。
Claims (1)
- 【実用新案登録請求の範囲】 メモリ２上の書き込み禁止範囲を指定するデー
タが書き込まれるアドレス範囲指定レジスタ４と
、 ＣＰＵ１から書き込みのために入力されたアド
レスを前記アドレス範囲指定レジスタ４に書き込
まれている指定データと比較して書き込み禁止範
囲であれば違反信号ＶＩＯを出力するアドレス比
較回路５と、 前記ＣＰＵ１からのユーザ・モードを指定する
フアンクシヨンコードＦＣが入力されるとイネー
ブル信号Ｅを出力するユーザ・モード判別回路３
と、 前記ＣＰＵ１からの書き込み信号と、前記ユ
ーザ・モード判別回路３からのイネーブル信号Ｅ
と前記アドレス比較回路５からの違反信号ＶＩＯ
が入力されると前記ＣＰＵ１にバスエラー信号Ｂ
ＥＲＲを出力して書き込み禁止を知らせると共に
、書き込み禁止信号を出力するバス・エラ
ー発生回路６と、 前記ＣＰＵ１からの前記アドレス範囲指定レジ
スタ４の所在するアドレスと書き込み信号の入
力により前記アドレス範囲指定レジスタ４に書き
込み禁止アドレス範囲の書き込みを行わせ、前記
アドレスと読み出し信号Ｒの入力により前記アド
レス範囲指定レジスタ４に書き込まれているデー
タを読み出してその内容をチエツクする機能を有
するレジスタアドレス・デコーダ回路８と、 前記バス・エラー発生回路６からの書き込み禁
止信号が入力されると前記メモリ２への書
き込みアドレスを抑止するアンド回路１０とを具
備することを特徴とするメモリ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990128109U JPH0486945U (ja) | 1990-11-30 | 1990-11-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990128109U JPH0486945U (ja) | 1990-11-30 | 1990-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0486945U true JPH0486945U (ja) | 1992-07-28 |
Family
ID=31875583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990128109U Pending JPH0486945U (ja) | 1990-11-30 | 1990-11-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0486945U (ja) |
-
1990
- 1990-11-30 JP JP1990128109U patent/JPH0486945U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH029373B2 (ja) | ||
| JPS60150700U (ja) | 電源アップ，ダウン時のｒａｍ保持機能を有するマイクロプロセッサ | |
| JPH0486945U (ja) | ||
| JPH0435957Y2 (ja) | ||
| JPS623520B2 (ja) | ||
| JPH10133945A (ja) | データ処理装置 | |
| JPS5987546A (ja) | ソフトウエア保護方式 | |
| JPS6296744U (ja) | ||
| JP2684664B2 (ja) | 情報処理装置 | |
| JPS63175250U (ja) | ||
| JP2562486B2 (ja) | データ処理装置エラー処理方式 | |
| JPS6137540U (ja) | 記憶保護機能付メモリ | |
| JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
| JPH0455658U (ja) | ||
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPH0458763U (ja) | ||
| JPH0267414U (ja) | ||
| JPH0250757U (ja) | ||
| JPH04337851A (ja) | メモリアクセス方式 | |
| JPH01151341U (ja) | ||
| JPS60100852U (ja) | メモリ障害検出回路 | |
| JPH0474341U (ja) | ||
| JPS6384647U (ja) | ||
| JPS5810142U (ja) | 中央処理装置 | |
| JPS556679A (en) | Check system of error control circuit |