JPH048705Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はテレビジヨン受像機等に於いて使用す
るフイールド判別回路に関する。

(ロ) 従来の技術 例えばテレビジヨン受像機に於いて、奇数フイ
ールドにのみ挿入されているVIR信号を抜き取る
場合や奇数フイールドと偶数フイールドで偏向動
作等を切換える場合には、テレビジヨン信号の現
在受信中のフイールドを判別する必要があるが、
このような場合に使用するフイールド判別回路は
例えば特公昭54−29224号公報等に記載されてい
る。即ち、この従来回路は、論理回路によつて正
確に垂直同期パルスを検出し、この垂直同期パル
ス後の等価パルスの最後のパルスから1H（１水平
走査期間）内に水平同期信号が存在するか否かを
検出して判別を行なうようにしているが、構成が
複雑でコスト高となつていた。

(ハ) 考案が解決しようとする問題点 本考案は上記の点を考慮し、回路構成が簡単で
安価に実現できるフイールド判別回路を提供しよ
うとするものである。

(ニ) 問題点を解決するための手段 本考案では、充電コンデンサの充電を複合同期
信号中の垂直同期パルスの１番目のパルスの期間
内のタイミングで開始させると共に、その開始後
最初に入力される水平駆動パルスのタイミングで
上記コンデンサの充電を停止させる第１の回路
と、上記コンデンサに現われる電圧を一定電圧と
比較検出してフイールド判別出力を得る第２の回
路とを備えている。

(ホ) 作用 第１の回路が充放電コンデンサを上記のように
制御するので、このコンデンサに現われる電圧は
奇数フイールドと偶数フイールドとで相異なる大
きさになり、従つて、この電圧を前記第２の回路
で一定電圧と比較検出することにより上記各フイ
ールドが判別される。

(ヘ) 実施例 第１図は本考案の一実施例の要部概略構成を示
しており、１は図示しない同期分離回路からの複
合同期信号が導入される第１の端子、２は水平出
力回路（図示せず）からの水平駆動パルスが導入
される第２の端子、３はセツト／リセツト機能付
のＤ・FF（Ｄフリツプ・フロツプ）を２個内蔵す
る三菱電機（株）製のIC：M74LS74APである。
４は後述するタイミングで第１トランジスタTr₁
のコレクタに得られるパルスと前記IC３のピ
ンの出力パルスによつてコンデンサC₃の充放電
を制御する回路であり、第２〜第４トランジスタ
Tr₂，Tr₃等から構成されている。５は上記コン
デンサC₃に発生する電圧と一定電圧との比較を
行なう比較検出回路であり、第５〜第７トランジ
スタTr₅〜Tr₇等から構成されている。更に６は
前記第１トランジスタTr₁のコレクタ出力パルス
を入力とし第８第９トランジスタTr₈，Tr₉とこ
れらの間に設けた微分回路からなるパルス幅変換
回路である。そして、このパルス幅変換回路の出
力パルスと上記検出回路５の出力パルスとを得
て、前記IC３からフイールド判別パルスが出力
されるようになつている。

なお、前記IC３はその第1D・FFのリセツト
Ｒ、データＤ、トリガＴ、セツトＳ、及び出力
Ｑ，の各端子が〜ピンに接続され、第
2D・FFの同様の各端子が〜ピンに接続さ
れ、且つ、ピンとピンがそれぞれ共通のアー
ス端子と電源（＋Vcc₁）端子となつている。

本考案の一実施例は概ね以上の如く構成されて
おり、以下、その動作を第２図〜第４図の波形図
を参照して説明する。

今、第１端子１に第２図に示す奇数フイールド
又は第３図に示す偶数フイールドの複合同期信号
ａの垂直同期パルス部が入力された時点を考える
と、その垂直同期パルス部が積分回路７で積分さ
れて第１トランジスタTr₁のベースに印加される
が、その際、上記積分回路７の時定数が適切に選
定されていることによつて、上記第１トランジス
タTr₁は前記垂直同期パルス部の１番目のパルス
の期間にオンになる。すると、第２第４トランジ
スタTr₂，Tr₄が次々にオンになり、コンデンサ
C₃の充電が上記第４トランジスタTr₄及び可変抵
抗VR₁を介して開始され、Ｐ点の電位が次第に上
昇して行く。

一方、第２端子２に入力された水平駆動パルス
を微分回路８で微分して得た正パルスＣ（第２図
及び第３図参照以下同じ）がIC３内の第2D・FF
のＴ入力としてピンに印加されると共に、第１
トランジスタTr₁のコレクタに現われるパルスｂ
が抵抗R₂₆，R₂₇で分圧されて上記第2D・FFのＤ
入力としてピンに印加される。従つて、上記
IC３のピンには第2D・FFの出力としてパル
スｄが得られる。

前記ピンからのパルスｄは充放電制御回路４
内の第３トランジスタTr₃に印加され該トランジ
スタをオンせしめる。この第３トランジスタがオ
ンすると、前述の第４トランジスタTr₄がオフに
なり、このため充放電コンデンサC₃は可変抵抗
VR₁及び抵抗R₉を介して放電し、Ｐ点の電位が
低下して行く。ここで、前記パルスｄが立下がる
のは、垂直同期パルス部の終了後であり、このと
きは既に積分回路７の出力電圧が低下して第１ト
ランジスタTr₁がオフ（波形ｂ参照）になつてい
るので、上記パルスｄの立下り時に第３トランジ
スタTr₃がオフに復帰しても、第４トランジスタ
Tr₄は引続きオフであり、この第４トランジスタ
Tr₄が再びオンするのは、前述と同様に次のフイ
ールドの垂直同期パルス部の１番目のパルスの期
間であり、以後はこれまでと同じ動作を繰り返
す。従つて、Ｐ点には１フイールド毎の周期的な
鋸歯状波電圧ｅが現われる。

ここで、複合同期信号ａと水平駆動パルスの前
縁微分パルスＣの位相関係は、奇数フイールドの
場合は第２図のようになり、偶数フイールドの場
合は第３図のようになつているから、これまでの
説明から分るように前記充放電コンデンサC₃の
上記各フイールドでの充電期間Tc，Tc′は図示の
ようになり、奇数フイールドの場合の方が1/2Ｈ
だけ長くなる。このため、Ｐ点の前記鋸歯状波電
圧ｅのピークは、奇数フイールドの場合の方が高
くなり、その奇数フイールドのピーク部の期間の
み第５トランジスタTr₅のスレツシユホールドレ
ベルを越えるので、この第５トランジスタがオン
になる。これによつて第６第７トランジスタ
Tr₆，Tr₇が上記ピーク部の期間中オンになるか
ら、奇数フイールドの場合のみ第７トランジスタ
Tr₇のコレクタには判別出力パルスｆ（第２図及
び第３図参照）が出力され、このパルスｆがIC
３内の第1D・FFのセツト入力（立下りで動作す
る）としてピンに与えられる。

一方、前記第１トランジスタTr₁がオンのとき
はパルス幅変換回路６内の第８トランジスタTr₈
もオンになり、そのコレクタ出力電圧の前縁パル
スが微分回路６ａによつて取り出されて第９トラ
ンジスタTr₉のベースに印加されるので、このコ
レクタには第４図ｇのパルスが得られ、このパル
スｇが前記第1D・FFのリセツト入力（立下りで
動作する）としてIC３のピンに与えられる。
従つて、上記第1D・FFはRSフリツプ・フロツプ
として動作し、そのＱ出力ｈ及び出力ｉがピ
ンとピンにそれぞれ出力される。この出力パル
スｈ，ｉは図示のように奇数フイールドと偶数フ
イールドとで“ハイ”、“ロウ”が反転しており、
これらがフイールド判別パルスとして使用される
のである。

なお、前記フイールド判別パルスｈ，ｉはその
“ハイ”、“ロウ”の切換わりタイミングは、垂直
同期パルスの前縁から若干遅れた時点であり、各
フイールドの開始時点即ち垂直同期パルスの前側
の等価パルスの始端と正確に一致しない。しかし
上記判別パルスｈ，ｉによつて走査期間での動作
を切換える場合等に於いては、垂直ブランキング
期間内の上記の如き若干のずれは全く問題ない訳
である。

(ト) 考案の効果 本考案に依れば、フイールド判別回路を非常に
簡単な構成によつて安価に実現でき、テレビジヨ
ン受像機等に実施して好適である。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図、第３図、第４図は何れもその動作を説明する
ための信号波形図である。 ３……Ｄフリツプ・フロツプ用IC、４……充
放電制御回路、５……比較検出回路、６……パル
ス幅変換回路、ａ……複合同期信号、C′……水平
駆動パルス。

Claims (1)

【実用新案登録請求の範囲】
1. ２：１飛越走査方式のテレビジヨン複合同期信
   号を積分することによつて該複合同期信号中の垂
   直同期パルスの１番目のパルスの期間内に始まる
   第１のパルスの作成回路と、この第１パルスの期
   間内に最初に現われる水平駆動パルスに同期して
   始まる第２のパルスの作成回路と、上記第１のパ
   ルスの前縁のタイミングで充放電コンデンサの充
   電を開始させ、第２のパルスの前縁のタイミング
   で上記充放電コンデンサの充電を停止させ且つ放
   電を開始させる回路と、上記コンデンサの電圧を
   一定電圧と比較検出して判別出力を得る回路とか
   らなるフイールド判別回路。