JPH0487338A - 半導体ウェーハーのゲッタリング方法 - Google Patents

半導体ウェーハーのゲッタリング方法

Info

Publication number
JPH0487338A
JPH0487338A JP20485090A JP20485090A JPH0487338A JP H0487338 A JPH0487338 A JP H0487338A JP 20485090 A JP20485090 A JP 20485090A JP 20485090 A JP20485090 A JP 20485090A JP H0487338 A JPH0487338 A JP H0487338A
Authority
JP
Japan
Prior art keywords
wafer
oxide film
thermal oxide
generated
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20485090A
Other languages
English (en)
Other versions
JP2728310B2 (ja
Inventor
Ichiro Oki
一郎 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2204850A priority Critical patent/JP2728310B2/ja
Publication of JPH0487338A publication Critical patent/JPH0487338A/ja
Application granted granted Critical
Publication of JP2728310B2 publication Critical patent/JP2728310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、半導体集積回路を形成する半導体ウェーハー
に含まれる不純物元素や製造プロセスの途中で上記ウェ
ーハーに侵入する不純物元素をゲッタリングする方法に
関するものである。
(ロ)従来の技術 半導体集積回路では、鉄、ニッケル、クロム、金等の重
金属元素が不純物として侵入すると、素子の時性が著し
く劣化する。このために、半導体ウェーハーの裏面に歪
場を形成し、歪場に重金属元素や、他の不純物をとらえ
て、固定してしまうゲッタリング方法が用いられている
従来技術における歪場の形成方法として、ウェーハー裏
面をサンドブラストで研磨してキズを付ける方法や、ウ
ェーハー裏面にポリシリコン膜などを、化学気相成長法
で成膜し、成膜されたポリシリコン膜とウェーハーとの
界面にストレスを発生させる方法が用いられている。
(ハ)発明が解決しようとする課題 従来技術のうちで、裏面にサンドブラストでキズをつけ
る方法では、ウェーハー裏面から発塵が起こり、ウェー
ハー鏡面にダストが付着し、歩留低下の原因になる。
また、裏面にポリシリコン膜などの膜を形成する方法で
は、ウェーハープロセスの途中で膜が剥離して、発塵の
原因になる場合かある。また膜のストレスにより、ウェ
ーハーにそりが生じフォトリングラフイー工程などで焦
点合わせが難しくなる。
本発明の目的は、ウェーハー裏面からのダストの発生を
なくし、ウェーハーのそりも生じず、またゲッタリング
効率も高い半導体ウェーハーの不純物ゲッタリング方法
を提供することにある。
(ニ)課題を解決するための手段及び作用この発明は、
半導体ウェーハーの両面を熱酸化して第1熱酸化膜を形
成し、続いて、上記ウェーハーの一方面である裏面に溝
又は穴を反応性イオンエツチングで形成した後、再び上
記ウェーハーを熱酸化することにより、少なくとも上記
溝又は穴内に第2熱酸化膜を残存させ、かつ溝又は穴の
上部コーナー部分および底面コーナー部分にストレスを
発生させ、ストレスにより生じる歪場(結晶ポテンシャ
ルの乱れ)により不純物をゲッタリングすることを特徴
とする半導体ウェーハーのゲッタリング方法である。
すなわち、この発明は、半導体ウェーハーの両面を熱酸
化した後、ウェーハーの裏面に細かな溝、又は穴を多数
反応性イオンエツチングで形成し、その後ウェーハーを
再び熱酸化することにより熱酸化膜を形成し、その熱酸
化膜で溝又は穴を埋設するとともに、溝又は穴の上部コ
ーナー部分や、底面コーナー部分にストレスを発生させ
、ストレスにより生じるウェーハーの結晶ポテンシャル
の乱れ、いわゆるる歪場により不純物をゲッタリングす
る方法を用いる。
この発明における第1.第2熱酸化膜は、従来化学気相
成長法により形成したポリシリコン膜などの膜に比ベウ
ェーハーとの密着性が高く、つニーバーからはがれるこ
とがなく、また、ストレスを生じないから、ウェーハー
にそりが生じることなくダストの発生かない。
また、半導体ウェーハーとしては、Si基板や、その他
周知の基板が適用できる。
また、ウェーハー裏面に形成される溝や穴の開口を細く
して、例えば、穴の数を、その間口径Kを適宜設定して
、従来よりも増やすことによりゲッタリング効果を高く
でき、ストレスは局所的に発生するためにウェーハーの
そりも生じない。
(ホ)実施例 本発明の実施例を第1図で説明する。
まず、第1図(a)に示すように、両鏡面シリコンウェ
ーハー(例えば、Si基板)■を500人熱酸化して、
熱酸化膜(例えば、第1熱酸化膜である5ift膜)2
を形成する。この酸化は、ウェーハー1の一方に穴をエ
ツチングによる形成する際に、他の面(素子が形成され
る面)を保護するために行うものである。
次に、第1図(b)に示すように、ウェーハーlの一方
の面12Lにレジスト3を塗布し、フォトリングラフイ
ーによって穴形状を形成する。
続いて、第1図(c)に示すように、レジスト3をエツ
チングマスクにして、反応性イオンエツチングにより酸
化膜2と、ウェーハーlのエツチングを行い、開口0.
5μm、深さ34m+の円柱状の穴11を1μmの間隔
dで、一方のウェーハー面1a全面に複数個形成する。
次に、レジストを除去し、ウェー71−1を希フッ酸で
洗浄し、両面1a、lbの熱酸化膜2を除去した後、再
びウェーハー1を2500人〜3000人熱酸化し、穴
が第2酸化膜12でふさがれるようにした[第1図(d
)参照]。
この際、ウェーハーlの穴11における上部コーナー部
分21や底面コーナー部分22にストレスが発生し、そ
れによって歪場4が生じる。
その後、平面部分(穴11に形成された第2熱酸化膜I
2以外の部分)の熱酸化膜を希フッ酸により除去する[
第1図(e)参照コ。
このように本実施例では、半導体ウェーハーの両面を熱
酸化し、ウェーハーの裏面に複数の穴を形成し、その後
再び熱酸化により穴のコーナー部分および底面コーナー
部分にストレスを発生させ、ストレスにより生じる歪場
により、不純物をゲッタリングできる。その結果、従来
問題となっていたダストの発生を防止できる。
(へ)発明の効果 本発明のゲッタリング方法により、半導体つニーバー裏
面からのダストの発生をなくし、効率的なゲッタリング
が可能になる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す製造工程説明図であ
る。 ■・・・・・・シリコンウェーハー 12L  lb・・・・・・シリコンウェーハーの両面
、2.12・・・・・第1.第2熱酸化膜、3・・・・
・・レジスト、 4・・・・・・歪場、11・・・・・穴、21・・・・
・・シリコンウェーハーにおける穴の上部コーナー部分
、 22・・・・・・シリコンウェーハーにおける穴の底部
コーナー部分。 (a) (b)

Claims (1)

    【特許請求の範囲】
  1. 1、半導体ウェーハーの両面を熱酸化して第1熱酸化膜
    を形成し、続いて、上記ウェーハーの一方面である裏面
    に溝又は穴を反応性イオンエッチングで形成した後、再
    び上記ウェーハーを熱酸化することにより、少なくとも
    上記溝又は穴内に第2熱酸化膜を残存させ、かつ溝又は
    穴の上部コーナー部分および底面コーナー部分にストレ
    スを発生させ、ストレスにより生じる歪場(結晶ポテン
    シャルの乱れ)により不純物をゲッタリングすることを
    特徴とする半導体ウェーハーのゲッタリング方法。
JP2204850A 1990-07-30 1990-07-30 半導体ウェーハーのゲッタリング方法 Expired - Fee Related JP2728310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2204850A JP2728310B2 (ja) 1990-07-30 1990-07-30 半導体ウェーハーのゲッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2204850A JP2728310B2 (ja) 1990-07-30 1990-07-30 半導体ウェーハーのゲッタリング方法

Publications (2)

Publication Number Publication Date
JPH0487338A true JPH0487338A (ja) 1992-03-19
JP2728310B2 JP2728310B2 (ja) 1998-03-18

Family

ID=16497433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2204850A Expired - Fee Related JP2728310B2 (ja) 1990-07-30 1990-07-30 半導体ウェーハーのゲッタリング方法

Country Status (1)

Country Link
JP (1) JP2728310B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007513517A (ja) * 2003-12-05 2007-05-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 歪み半導体基板およびその製造プロセス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238026A (ja) * 1988-03-17 1989-09-22 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238026A (ja) * 1988-03-17 1989-09-22 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007513517A (ja) * 2003-12-05 2007-05-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 歪み半導体基板およびその製造プロセス

Also Published As

Publication number Publication date
JP2728310B2 (ja) 1998-03-18

Similar Documents

Publication Publication Date Title
JP5441371B2 (ja) 微小電気機械システムに使用するためのウェーハを製造する方法
JPH0487338A (ja) 半導体ウェーハーのゲッタリング方法
JPH0533915B2 (ja)
JP2857456B2 (ja) 半導体膜の製造方法
JPH04302432A (ja) 半導体ウエハ基板
JP2808969B2 (ja) 半導体式加速度センサの製造方法
JPH07135247A (ja) 半導体装置の製造方法
JP3539102B2 (ja) トレンチ分離型半導体基板の製造方法
JP3158407B2 (ja) 半導体基板の洗浄方法
JPS5932136Y2 (ja) 半導体装置
JP2004079751A (ja) 半導体熱処理用シリコンボート
JP4207272B2 (ja) 電子ビーム描画用アパーチャ
US3477123A (en) Masking technique for area reduction of planar transistors
JP3500959B2 (ja) 半導体基板の加工方法
JPS58213444A (ja) 半導体装置の製造方法
JPH03286551A (ja) 半導体装置の製造方法
JPH04119648A (ja) 半導体装置の製造方法
JPS62124741A (ja) 半導体装置の製造方法
JPH07161594A (ja) 半導体ウェハ基板
JPH03201536A (ja) 半導体装置の製造方法
JPS5994852A (ja) 半導体装置の製造方法
JPS63284834A (ja) アルミニウム配線の形成方法
JPS6215825A (ja) 半導体ウエ−ハの処理方法
JPH08272080A (ja) 一括露光転写マスク
JPH0482221A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees