JPS6215825A - 半導体ウエ−ハの処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は半導体装置の基体として用いられるシリコン
ウェーハの処理方法に関するものである。

〈従来の技術〉 現在の半導体技術では、結晶成長中、又は素子作製工程
中に有害不純物による汚染が生じたシ、又、種々の原因
によシ結晶欠陥が生じ、素子特性及び製造歩留まシに悪
影響を与えている事が知られている。その為、これら汚
染不純物及び欠陥発生に関与している点欠陥等を除去又
は捕獲、消滅させることによりウェーハ全体、又は素子
の活性領域を清浄化かつ無欠陥化する事が行われている
つこれを一般にゲッタリングとよんでいる。

ウェーハプロセスでのゲッタリングは、便宜上ウェーハ
裏面（又は表面）を介してのゲッタリングとウェーハ内
部でのゲッタリングに分けられる。

前者としてはウェーハ裏面加工処理、塩欣酸化リンゲッ
ター等のイントリンシックゲッタリングがある。後者と
しては、ウェーハ内部に分布させた高密度の微小欠陥を
汚染不純物や点欠陥等の捕獲拠点として利用するイント
リンシックゲッタリングがある。

従、来のウェーハ裏面加工処理として、ウェーハの裏面
にＲＦスパッタリング、又はＣＶＤ法で窒化膜や多結晶
シリコンを付着させ、１０００℃以上でアニールすると
歪み勾配によるゲッタリング作用が起こり、汚染起因の
欠陥の形成を抑制する方法が知られている。

即ち、従来は第２図に示すようにシリコン（Ｓｉ）　　
基体１１に熱酸化によるＳｉＯ３膜１２を１ｏｏｏｉ以
上の厚さに形成し、その後表面をフォトレジストで覆い
裏面のＳ　ｉ　０２膜をＨＦ系エツチング液で除去し、
露出した裏面のシリコン部に窒化膜１３を付着させる。

その後の高温熱処理によりシリコン（Ｓｉ）　　基体１
１と窒化膜１３の界面に歪１４が生じ、この歪１４によ
って汚染不純物や点欠陥等を捕獲するものである。

〈発明が解決しようとする問題点〉 しかし、上記のような方法によっても、素子の活性領域
を満足し得る程度にまで清浄化かつ無欠陥化することは
困難であった。

１　　　　　　　本発明は上記の点にかんがみて創案さ
れたも゛のであり、ゲッタリング効果をより一層高めた
新規な半導体ウェーハの処理方法を提供することを目的
としている。

〈問題点を解決するだめの手段及び作用〉上記の目的を
達成するため、本発明の半導体ウェーハの処理方法は、
前者のウェーハ裏面加工処理を表面に於いても実施し、
ゲッタリング作用の効果を高めるよう圧したものであり
、より具体的には本発明は半導体ウェーハの高温熱処理
前につ工−ハの裏面のみならず、素子表面周囲のシリコ
ン（Ｓｔ）　　露出部に窒化膜や、多結晶シリコンを直
接付着させて界面に歪みをつけ、素子の周囲及び裏面か
らケッタリングを施して微小欠陥発生を抑制するように
構成している。

〈実施例〉 以下実施例に沿って本発明を具体的に説明する・第１図
は本発明によるシリコンウェーハの製造プロセスを説明
するためのシリコンウェーハの構造断面を示す模式図で
ある。

第１図において、１はシリコン（Ｓｉ）　　基板、２は
５ｉ（ｈ膜、３はシリコン窒化（Ｓｉ３Ｎ４）膜、４は
本発明に関連してシリコンウェーハ上にパターニングさ
れる素子周囲に形成されたシリコン窒化（ＳｉｆｆＮ４
）膜、５及び６は界面歪、７はデバイス活性領域であり
、まず、シリコン基板１に熱酸化によるシリコン酸化（
ＳｉＯ□）膜２を１ｏｏｏＡ以上の厚さに形成し、その
後このシリコン酸化膜２の素子形成領域以外の部分、或
はスクライプラインとなる部分をフォトエツチングでう
ち抜き、引き続いてＨＦ系エツチング液で裏面５ｉ（ｈ
膜も同時に除去して、露出した裏面のシリコン部にシリ
コン窒化膜３を付着させると共に、表面にもシリコン窒
化膜を付着させて、窒化膜を表裏両面に付着させる。然
る後、素子領域（活性領域）７上の窒化膜をレジストを
マスクとしてドライエツチングで除去して表面のシリコ
ンウェーハ上にパターニングされる素子周囲に対応した
位置に露出した表面のシリコン部にシリコン窒化膜４を
付着させる。その結果、その苺の高温熱処理によってシ
リコンウェーハの裏面に界面歪５か生じると共にシリコ
ンウェーハの表面の素子周囲にも界面歪６が生じ、ゲッ
タリング効果はより効力を発揮する。

なお露出したシリコン（Ｓｉ）　　に付着させる膜は窒
化膜に限らず界面に歪を形成するシリコン（Ｓｔ）　　
と熱膨張率の異なる膜であれば何でもよい。

〈発明の効果〉 以上のように本発明によれば、シリコンウェーハの裏面
及び表面の素子周囲にも界面歪が生じることになシ、ゲ
ッタリング効果をより高めることが出来、その結果、作
製される素子の歩留シを向上させることが出来ると共に
リーク電流を減少させることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例の表面及び裏面窒化膜形成に
よるイクストリンシックゲッタリング処理を説明する基
板構造模式図、第２図は従来の裏面窒化膜形成によるイ
クストリンシックゲッタリング処理を説明する基板断面
図である。 １−・・・シリコン（Ｓｉ）基体、　２・・・シリコン
酸化（５ｔ（ｈ　）膜、　３・・・シリコン窒化（ｓｉ
３Ｎ、）膜、　４・・・素子周囲のシリコン露出部に形
成されたシリ、コン窒化（Ｓｉ３Ｎ４）膜、　５．６・
・・界面型、　７・・・活性領域。 代理人　弁理士　福　士　愛　彦（他２名）第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、シリコンウェーハ上にパターニングされる素子周囲
   のシリコン露出部に直接上記シリコンと熱膨張率の異な
   る膜を付着させて歪みをつけ、上記素子の周囲からゲッ
   タリングを施して上記シリコンウェーハのデバイス活性
   領域での微小欠陥発生を抑制せしめることを特徴とする
   半導体ウェーハの処理方法。 ２、前記膜はシリコン窒化膜で構成されてなることを特
   徴とする特許請求の範囲第１項記載の半導体ウェーハの
   処理方法。