JPH0487360A

JPH0487360A - 混成集積回路装置

Info

Publication number: JPH0487360A
Application number: JP2201221A
Authority: JP
Inventors: Koji Nagahama; 長浜　浩二; Hiroyuki Tamura; 浩之田村; Masao Kaneko; 正雄金子; Kazuyuki Kashimura; 樫村　和之; Toshiaki Higa; 利明比賀
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1992-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は混成集積回路装置に関し、特にメモリおよびマ
イクロコンピュータを搭載した混成集積回路装置の配線
接続構造に関する。

（０）従来の技術第４図を参照して従来の混成集積回路装置を説明する。

第４図は混成集積回路装置の平面図を示し、混成集積回
路装置は絶縁金属基板（７０）と、導電路（７２）と、
中継パッド（７４）と、外部リード用パッド（７６）と
、ボンディングワイア（７８）と、第１のゲトアレイ（
８０）、マイクロコンピュータ（８２）、メモリ（８４
）、第２のゲートアレイ（８６）、その他の周辺集積回
路（８８）等の複数の集積回路素子と、チップ抵抗（９
０）等で構成されている。

絶縁金属基板（７０）は絶縁処理されたアルミニウム基
板が主として用いられ、この絶縁金属基板（７０）に貼
着しだ銅箔をホトエツチングする等して所定形状に配線
パターンが形成され、後述する集積回路素子を固着する
ためのパッド、その電極を接続するためのパッド、中継
パッド（７４）等の導電路（７２）および外部リード用
パッ）’（７６）等が形成されている。

上記した導電路（７２）の所定位置には、第１および第
２のゲートアレイ（８０）（８６）、マイクロコンピュ
ータ（８２）、メモリ（８４）および周辺集積回路（８
８）を形成するチップ状の素子がＡｇベーストにより固
着され、チップコンデンサ、チップ抵抗素子等の電子部
品が接続強度、コンタクト抵抗を考慮して半田固着され
ている。

斯る大規模な混成集積回路装置は多種の電気機器に使用
され、近年ではプリンタコントローラとしても使用され
る。

一般的なプリンタコントローラを混成集積回路装置とし
て実現する場合につき簡単に説明すると、例えば第１の
ゲートアレイ（８０）はセントロニクス仕様のパラレル
・データ、センサ人力およびプリンタのフロントパネル
・スイッチ信号等を人力してマイクロコンピュータ（８
２）に人力する人力インターフェースとして機能し、第
２のゲートアレイ（８６）はマイクロコンピュータ（８
２）の命令に基づいて文字フォントを印字ヘッドに出力
し、またキャリッジリターンあるいはフィードフォワド
信号等の制御信号等を出力する出力インタフェースとし
て機能する。また、マイクロコンピュータ（８２）には
例えば１６ビツトの人出力ホトと２０ビツトのアドレス
空間を有する８０ピンのマイクロコンピュータが使用さ
れ、メモリ（８４）には例えば２５６にビット、２８ビ
ンのメモリが使用される。

上記構造の混成集積回路装置はプリンタコントローラに
要求される小型化の要求に一応、応えることができ、ま
た絶縁金属基板を使用するため機器の放熱の問題も解決
されている。

（ハ）発明が解決しようとする課題しかしながら、１６ビツトのデータバスと２０ビツトも
のアドレス空間を有し、しかも大規模構成されるディジ
タル回路の配線パターンは極めて複雑なものとなり、デ
ータバス、アドレスバス等の導電路は基板上の処断で、
ジャンピングワイア接続と称される技術を用いて相互に
接続しなければならなかった。

斯るジャンピングワイア接続技術を用いることにより、
比較的離間する導電路間の接続が行えるものの、極めて
多数のデータバス、アドレスバスを必要とするマイクロ
コンピュータ、メモリ等を搭載する混成集積回路装置に
おいては、第４図に示す如く、極めて多数のジャンピン
グワイアを必要としていた。その結果、ジャンピングワ
イアを固着するためのパッド数の増加による基板実装有
効面積の低下および装置の小型化の点で限界があり、大
容量かつ超小型の混成集積回路装置の実現が困難であっ
た。

また、８０ビンもの多ビンに構成される集積回路素子の
周辺には多くのバスが配列されるためその全ての電極を
所要のバスと接続するためには数回のり士ンビングワイ
ア接続を必要とした。

（ニ）課題を解決するだめの手段本発明は上記課題に鑑みてなされたものであって、メモ
リおよびマイクロコンピュータ等の素子の周辺にアドレ
スバス、データバス等の配線パターンおよびボンディン
グパッドを形成した多層基板を絶縁配置し、この多層基
板を介して所定の導電路相互の接続およびマイクロコン
ピュータの電極とその周辺回路素子等の電極の接続を行
うことによって、ワイヤボンディングの数を著しく削減
し高信頼並びに高密度かつ小型の混成集積回路装置を提
供するものである。

（ホ）作用多層基板に形成された導電路を介してアドレスバス、デ
ータバス等の接続が行われるため長スパンの接続が可能
になり、マイクロコンピュータとその周辺回路素子間の
接続、並びにマイクロコンピュータおよびその周辺回路
素子と所定の導電路との接続において、従来の如き、ジ
↑ンビングワイア接続を不要とすることができる。

また、メモリおよびマイクロコンピュータ等の素子に隣
接して、その電極とワイワボンデイングすべきパッド並
びにそれに連続するバスが多層に配列されるため所定の
バスに最短距離で接続することができる。

（へ）実施例以下、本発明をプリンタコントローラ用の混成集積回路
装置に適用した実施例を第１図乃至第３図を参照して説
明する。

第１図は実施例の平面図であり、混成集積回路装置は絶
縁金属基板（１２）　（但し、同平面図には当該金属基
板上に形成される絶縁樹脂層が現れているにすぎないの
で、後述の断面構造の説明に際しては、絶縁金属基板（
１２）の参照番号を絶縁樹脂層にも使用する）、この絶
縁金属基板（１２）上に所定のパターンに形成された導
電路（１４）、外部リード用バフド（１８）、第１のゲ
ートアレイ（２４）、マイクロコンビコータ（２６）、
メモリ（２８）、第２のゲートアレイ（３０）、その他
の周辺集積回路（３２）、チップ抵抗（３４）および本
発明に特徴的な多層基板（４０）等で示されている。な
お、多層基板（４０）下の絶縁金属基板（１２）上にも
導電路（１４）が形成されている。

絶縁金属基板（１２）にはアルミニウムが使用され、陽
極酸化により表面がアルマイト処理され、その−主面に
エポキシ樹脂あるいはポリイミド樹脂等の接着性を有す
る絶縁樹脂が被覆される。

導電路（１４）、外部リード用パツｌ’（１８）は前記
絶縁金属基板（１２）に予め貼着しだ銅箔をホトエツチ
ングする等して所定のパターンに形成され、特にバス（
１６）として示す導電路（１４）により分断される一部
の導電路（Ｉ４）はアルミワイア（２２）によりジｔン
ビング接続される。また、接地電位の導電路（１４）は
基板金属（２０）に接続される。

第１および第２のゲートアレイ（２４０３０）、マイク
ロコンピュータ（２６）、メモリ（２８）、その他の周
辺集積回路（３２）にはチップ素子が使用され、それら
は所定の導電路（１４）上にＡｇペーストにより固着さ
れる。また、チップ抵抗（３４）およびチップコンデン
サは所定の導電路（１４）に半田固着される。

なお、集積回路素子の機能は従来例の項で説明したので
省略する。

次に、第２図を参照して本発明に特徴的な多層基板（４
０）を説明する。

多層基板（４０）は厚さ０．６ｍｍ〜１．０ｍｍのガラ
スエポキシ、紙エポキシ、紙フエノール、ポリイミド等
の樹脂により形成され、図示するように、第１および第
２のゲートアレイ（２４）（３０）、マイクロコンピュ
ータ（２６）およびメモリ（２８）のチップを露出させ
る孔（４２）および切り欠ｅ　（４２）が形成されてい
る。なお、以下の説明により明かとなるが、この孔（４
２）はマイクロコンピュータ（２６）等の集積回路素子
の周辺にボンディングパ７Ｆを多層に配列するために形
成されるものであって、実質的にその目的が達成される
形状であれば孔に限定されるものではない。

また、この多層基板（４０）の両面には周知の方法によ
り、その一部を図示するように、アドレスバス、データ
バス等の導電路（４４）が形成され、適宜の位置でスル
ーホール（４６）により接続されている。

所定の導電路（４４）の一部は多層基板（４０）の周端
部に延在形成されて、絶縁金属基板（１２）上に形成さ
れたパッドとボンディング接続されるパッド（４８）が
形成され、他の所定の導電路（４４）の一部は孔（４２
）の周囲に延在形成されて、第１および第２のゲートア
レイ＜２４）（３０）、マイクロコンピュータ（２６）
およびメモリ（２８）の電極とボンディング接続される
パッド（５０）が形成されている。前記パッド（４８）
およびそのワイヤボンディング工程は、多層基板（４０
）の裏面の所定位置に半田バンブを形成し、絶縁金属基
板（１２）上に形成された対応するバッドとバンブ接続
を行うようにすることにより省略することができる。

第３図を参照して本発明をさらに詳細に説明する。

同図は理解を容易にするため一部側面図で示した第１図
のＩ−Ｉ線断面図であり、本発明の混成集積回路装置は
金属基板（１０）、絶縁樹脂層（１２）、この絶縁樹脂
層（１２）上に形成した導電路（１４）および外部リー
ド用パッド（１８）、Ａｇペースト層（１５）を介して
導電路（１４）上に固着した第１および第２のゲートア
レイ（２４）（３０）、マイクロコンピュータ（２６）
、メモリ（２８）からなる主基板と、前記集積回路チッ
プのための孔（４２）　（側面図で示されている）を形
成した多層基板（４０）と、この多層基板（４０）を主
基板に絶縁接着する絶縁性接着樹脂層（６０）で示され
ている。

絶縁性接着樹脂層（６０）はエポキシ系の樹脂の塗布に
より、ソルダレジストの塗布により、あるいは厚さ０．
５ｍｍ程度の和紙に接着性を有する例えばエポキシ系の
樹脂を含浸させ、多層基板（４０）と略同形に切断した
接着樹脂含浸シートにより形成される。特に、接着樹脂
含浸シートは常温では接着性がないため取扱性に優れる
と共に、１２５°Ｃ程度に加熱することによりその含浸
樹脂が溶融し、さらに熱硬化して多層基板（４０）と主
基板とを接着させるため、樹脂、レジストを塗布する場
合に比較して、良好な絶縁が得られるばかりか調整、塗
布の工程を省くことができ、多層基板（４０）の接着工
程が簡素化される利点を有する。

多層基板（４０）は絶縁性接着樹脂層（６０）の形成後
に主基板に形成したガイドボスト（図示しない）に係合
させる等して主基板上に配置され所定の温度条件で接着
される。そして、多層基板（４０）の孔（４２）により
露出される所定の領域にスタンプ法によりＡｇペースト
層（１５）が形成され、そのＡｇペースト層（１５）上
に第１および第２のゲートアレイ（２４）（３０）、マ
イクロコンピュータ（２６）、メモリ（２８）等の集積
回路素子が配置される。

そごで、主基板を加熱してＡｇペースト層（１５）を溶
融させ、前記集積回路素子を導電路（１４）上に固着す
ると、第１図に図示するように、第１および第２のゲー
トアレイ（２４０３０）、マイクロコンピュータ（２６
）、メモリ（２８）の周辺にはそれら集積回路素子の電
極と接続すべき）＜ラドが２層に配列され、最短距離で
絶縁金属基板（１２）上の導電路（１４）あるいは多層
基板（４０）上の導電路（４４）の何れかにワイヤボン
ディングすることが可能になる。

それら集積回路素子の電極と導電路（１４）を接続する
ボンディングワイヤを参照番号（３６）、集積回路素子
の電極と多層基板（４０）のバラｌ’　（５０）を接続
するボンディングワイヤを参照番号（５２）、さらに多
層基板（４０）のバンド（４８）と導電路（１４）を接
続するボンディングワイヤを参照番号（５４）で示す。

上記のように、多層基板に形成された導電路を介してア
ドレスバス、データバス等の接続が行われる本発明では
、主基板上の導電路（１４）相互の接続であっても最大
２個所のワイヤボンディングにより行うことができる。

また、多層基板（４０）の導電路（４４）は１個所のワ
イヤボンディングにより主基板上の任意の導電路（１４
）に接続することができ、中継パッド数を著しく削減す
ることができる。また、これによりマイクロコンピュー
タおよびその周辺回路素子のレイアウトを規格化し、図
示するようにシンプルにすることができる。

ここで、本発明の混成集積回路装置を実現する工程例を
以下に簡単に示す。

半田印刷　中　チップ付くチップ抵抗）　に）半田溶融
（２１０’Ｃ）　　＝＞　　洗浄　呻　接着樹脂含浸シ
ートおよび多層基板配置　に）　多層基板接着（１２５
°Ｃ）　→　Ａｇペースト塗布　に）　ダイボンディン
グ（集積回路チップ）　＜Ａ　ｇキュア（１５５°Ｃ）
　に）　ワイヤボンディング中　樹脂コート（１２５°
Ｃ）　　＝＝＞　　外部リード付に）　ケーシング以上、本発明を一実施例に基づいて説明したが、本発明
の、例えば絶縁性接着樹脂層の素材、レイアウトを規格
化すべきマイクロコンピュータおよびその周辺回路素子
の範囲、種類等は種々の変更が可能であって本発明が実
施例に限定されるものでないことは当業者に明らかであ
る。

（））発明の効果以上述べｔコように本発明によれば、（１）ワイヤボンディング数が削減されるため工程が簡
素化される。また、これにより混成集積回路装置の信頼
性が向上する。

（２）長スパンの接続が可能になり、中継パッドが削減
されるため実装密度が向上する。

（３）マイクロコンピュータおよびその周辺回路素子の
所定の電極が最短距離で接続されるため、配線容量に起
因する障害がない。

（４）マイクロコンピュータおよびその周辺回路素子の
レイアウトを小型かつ規格化することができるため、混
成集積回路装置のパターン設計が容易になる。

（５）多ビンの集積回路素子の周辺に多層にパッドが配
列されるため集積回路素子の電極と対応するバスとを最
短距離で接続することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の平面図、第２図は本発明に
特徴的な多層基板の平面図、第３図は第１図のＩ−１線
断面図、第４図は従来例の平面図。（１２）・・絶縁金属基板、（１８）・・・外部リード用ノベッド・・ボンディングワイア、素子、（３４）・・チップ抵抗、（４２）・・・孔。（１４）（４４）・−・導電路１、　　　（２２）（３６）（５２）（５４）（２４）〜
（３２）・・・集積回路（４０）・・・多層基板、

Claims

【特許請求の範囲】

（１）所定形状に導電路が形成され、この導電路の所定
位置に少なくともメモリおよびマイクロコンピュータを
固着搭載した絶縁金属基板と、前記メモリおよびマイクロコンピュータ等の素子の固着
領域に対応する領域が切り欠かれ、共通アドレスライン
、データライン等の配線パターン並びに前記切り欠かれ
た部位を含むその周端部にボンディングパッドを形成し
た多層基板と、この多層基板を絶縁金属基板上に固着す
る絶縁性接着樹脂層とを少なくとも備え、前記メモリおよびマイクロコンピュータ等の素子の電極
とそれら素子に隣接するよう形成された多層基板のボン
ディングパッドをワイアボンディングしたことを特徴と
する混成集積回路装置。
（２）前記多層基板がガラスエポキシ、紙エポキシ、Ｐ
ＣＢあるいはポリイミド等の樹脂により形成されること
を特徴とする請求項１記載の混成集積回路装置。
（３）前記絶縁性接着樹脂層にエポキシ樹脂あるいはソ
ルダレジストを用いたことを特徴とする請求項１記載の
混成集積回路装置。
（４）前記メモリおよびマイクロコンピュータにチップ
素子を用いたことを特徴とする請求項１記載の混成集積
回路装置。
（５）前記多層基板の厚さを前記メモリおよびマイクロ
コンピュータ等の素子の実装高に実質的に等しくしたこ
とを特徴とする請求項４記載の混成集積回路装置。