JPH0487416A - 信号発生回路 - Google Patents
信号発生回路Info
- Publication number
- JPH0487416A JPH0487416A JP2203261A JP20326190A JPH0487416A JP H0487416 A JPH0487416 A JP H0487416A JP 2203261 A JP2203261 A JP 2203261A JP 20326190 A JP20326190 A JP 20326190A JP H0487416 A JPH0487416 A JP H0487416A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse width
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パルス幅の異なる信号をパルス幅変調と同等
の信号として出力する信号発生回路に関するものである
。
の信号として出力する信号発生回路に関するものである
。
従来の技術
信号の伝送手段として用いられる方式の一つにパルス幅
を変化させるパルス幅変調方式がある。
を変化させるパルス幅変調方式がある。
二の変調器、復調器を開発し、動作確認を行なう上で、
まず変調器を動作させ、その変調器の出力信号を用いて
復調器の動作を確認するという手段が取られている。
まず変調器を動作させ、その変調器の出力信号を用いて
復調器の動作を確認するという手段が取られている。
発明が解決しようとする課題
しかしながら、上述した手段ではパルス幅変調装置の性
能が不明確、不安定な場合、正確なパルス幅復調装置の
動作、性能が測定できないという問題点を有していた。
能が不明確、不安定な場合、正確なパルス幅復調装置の
動作、性能が測定できないという問題点を有していた。
本発明は上記問題点に鑑み、パルス幅復調装置の動作、
性能を正確に測定する為、或規定されたパルス幅変調パ
ターンを有するパルス列を出力する信号発生回路を提供
することを目的とするものである。
性能を正確に測定する為、或規定されたパルス幅変調パ
ターンを有するパルス列を出力する信号発生回路を提供
することを目的とするものである。
課題を解決するための手段
この目的を達成する為に、本発明の信号発生回路はある
一定の周波数でパルスを出力する発振回路と、発振パル
スをそれぞれ異なったパルス幅に変更する複数のパルス
幅変更回路と、前記、複数のパルス幅変更回路の出力パ
ルスを入力としゲート信号により出力信号を切り替える
切り替え回路と、前記切り替え回路に発振回路の出力信
号と同期したゲート信号を出力するゲート回路からなる
。
一定の周波数でパルスを出力する発振回路と、発振パル
スをそれぞれ異なったパルス幅に変更する複数のパルス
幅変更回路と、前記、複数のパルス幅変更回路の出力パ
ルスを入力としゲート信号により出力信号を切り替える
切り替え回路と、前記切り替え回路に発振回路の出力信
号と同期したゲート信号を出力するゲート回路からなる
。
作用
この構成により、規定されたパルス幅変調信号を出力す
ることができる。
ることができる。
実施例
以下本発明の実施例について、図面を参照しながら説明
する。第1図は本発明の一実施例における信号発生回路
を示すものである。
する。第1図は本発明の一実施例における信号発生回路
を示すものである。
第1図において、1は発振回路、2.3は発振回路1の
出力パルスのパルス幅を変更するパルス幅変更回路で、
パルス幅は互いに異なるものである。4は発振回路1の
出力信号と同期したゲート信号を出力するゲート回路、
5はゲート信号に基いてパルス幅変更回路2,3の出力
を切り替える切り替え回路である。
出力パルスのパルス幅を変更するパルス幅変更回路で、
パルス幅は互いに異なるものである。4は発振回路1の
出力信号と同期したゲート信号を出力するゲート回路、
5はゲート信号に基いてパルス幅変更回路2,3の出力
を切り替える切り替え回路である。
第3図はパルス幅変更回路2.3の一実施例である。第
3図において10は正負の出力を有するバッファ、11
.12.13はデイレイライン、14.15はNOR回
路、16はRSフリップフロップである。
3図において10は正負の出力を有するバッファ、11
.12.13はデイレイライン、14.15はNOR回
路、16はRSフリップフロップである。
以上のように構成された信号発生回路について、以下そ
の動作について説明する。
の動作について説明する。
発振回路1より基本となるパルス信号a1が出力される
。このパルス信号a1はパルス幅変更回路2,3に入力
され、それぞれ異なるパルス幅を有するパルス信号a2
.a3として出力される。
。このパルス信号a1はパルス幅変更回路2,3に入力
され、それぞれ異なるパルス幅を有するパルス信号a2
.a3として出力される。
本実施例におけるパルス幅変更回路内の波形の関係図を
第4図に示す。パルス信号a1は正負極性出力を有する
バンファ10に入力され、負パルスa12、負パルスa
llとして出力される。正パルスa12はNOR回路1
4と遅延時間T4を有するデイレイライン12に入力さ
れる。正パルスallは遅延時間TWを有するデイレイ
ライン11に入力され、デイレイライン11の出力a1
3はNOR回路14と、遅延時間T4を有するデイレイ
ライン13に入力される。
第4図に示す。パルス信号a1は正負極性出力を有する
バンファ10に入力され、負パルスa12、負パルスa
llとして出力される。正パルスa12はNOR回路1
4と遅延時間T4を有するデイレイライン12に入力さ
れる。正パルスallは遅延時間TWを有するデイレイ
ライン11に入力され、デイレイライン11の出力a1
3はNOR回路14と、遅延時間T4を有するデイレイ
ライン13に入力される。
デイレイライン12.13の出力a 14. a 1
5はNOR回路15に入力される。NOR回路14の出
力a16はRSフリップフロップ】6のセット端子に入
力される。NOR回路15の出力a17はRSフリップ
フロンプ16のリセット端子に入力される。RSフl川
用ブフロップ16の正極性出力パルスalBはパルス幅
変更回路の出力となる。
5はNOR回路15に入力される。NOR回路14の出
力a16はRSフリップフロップ】6のセット端子に入
力される。NOR回路15の出力a17はRSフリップ
フロンプ16のリセット端子に入力される。RSフl川
用ブフロップ16の正極性出力パルスalBはパルス幅
変更回路の出力となる。
本実施例においてパルス幅変更回路2における遅延時間
T4はT1、パルス幅変更回路3における遅延時間T4
はT2である。第2図、第4図においてパルス幅は以下
の条件を満たす必要がある。
T4はT1、パルス幅変更回路3における遅延時間T4
はT2である。第2図、第4図においてパルス幅は以下
の条件を満たす必要がある。
TI>TW、T2>TW、TI+TW<To、T2+T
W<To、TI≠T2である。Toは発振回路1の出力
パルス信号a1の周期、TI、T2はパルス幅変更回路
2.3によって変更されたパルス幅である。パルス幅を
変更された信号a2a3は切り替え回路5に入力される
。ゲート回路4は切り替え回路5の出力信号a5を切り
替える為、発振回路lの出力信号a1に同期し、ある期
間T3毎に状態の変化する制御信号a4を出力する。
W<To、TI≠T2である。Toは発振回路1の出力
パルス信号a1の周期、TI、T2はパルス幅変更回路
2.3によって変更されたパルス幅である。パルス幅を
変更された信号a2a3は切り替え回路5に入力される
。ゲート回路4は切り替え回路5の出力信号a5を切り
替える為、発振回路lの出力信号a1に同期し、ある期
間T3毎に状態の変化する制御信号a4を出力する。
尚、ここでは簡単の為、パルス幅変更回路は2つとし、
切り替え出力制御信号a4は1ビツトとしa4が1”の
時はパルス幅変更信号a2が、又a4がO゛の時はパル
ス幅変更信号a3が切り替え回路出力信号a5として出
力されるようにしている。
切り替え出力制御信号a4は1ビツトとしa4が1”の
時はパルス幅変更信号a2が、又a4がO゛の時はパル
ス幅変更信号a3が切り替え回路出力信号a5として出
力されるようにしている。
第5図にゲート回路4の一実施例を示す、この回路はN
分周器であり、クロック信号として信号a1を入力とし
、分周信号を出力信号a4とする。
分周器であり、クロック信号として信号a1を入力とし
、分周信号を出力信号a4とする。
条件としてN>4とする。
発明の効果
以上のように本発明は発振回路、パルス幅変更回路、ゲ
ート回路、切り替え回路により、規定されたパルス幅変
調波形を出力することができ、その実用的効果は大なる
ものがある。
ート回路、切り替え回路により、規定されたパルス幅変
調波形を出力することができ、その実用的効果は大なる
ものがある。
第1図は、本発明の一実施例における信号発生回路のブ
ロック図、第2図は各信号間の関係を示す波形図、第3
図はパルス幅変更回路の一実施例の回路図、第4図はパ
ルス幅変更回路内での信号間の関係を示す波形図、第5
図はゲート回路の一実施例の回路図である。 1・・・・・・発振回路、2・・・・・・パルス幅変更
回路、3・・・・・・パルス幅変更回路、 4・・・・・・ゲート回路、 5・・・ ・・・切り替え回路。
ロック図、第2図は各信号間の関係を示す波形図、第3
図はパルス幅変更回路の一実施例の回路図、第4図はパ
ルス幅変更回路内での信号間の関係を示す波形図、第5
図はゲート回路の一実施例の回路図である。 1・・・・・・発振回路、2・・・・・・パルス幅変更
回路、3・・・・・・パルス幅変更回路、 4・・・・・・ゲート回路、 5・・・ ・・・切り替え回路。
Claims (1)
- 一定周波数のパルス信号を出力する発振回路と、前記発
振回路により出力されたパルス信号のパルス幅を変更す
る少なくとも2つ以上のパルス幅変更回路と、上記複数
のパルス幅変更回路の各出力信号を入力とし出力制御信
号によって出力信号を切り替える切り替え回路と、上記
切り替え回路の出力制御信号を出力するゲート回路を備
えることを特徴とする信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203261A JPH0487416A (ja) | 1990-07-31 | 1990-07-31 | 信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203261A JPH0487416A (ja) | 1990-07-31 | 1990-07-31 | 信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0487416A true JPH0487416A (ja) | 1992-03-19 |
Family
ID=16471105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203261A Pending JPH0487416A (ja) | 1990-07-31 | 1990-07-31 | 信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0487416A (ja) |
-
1990
- 1990-07-31 JP JP2203261A patent/JPH0487416A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1256164A (en) | Signal phasecompensation circuits | |
| US4800295A (en) | Retriggerable monostable multivibrator | |
| EP0243235A2 (en) | Noise pulse suppressing circuit in a digital system | |
| US4691170A (en) | Frequency multiplier circuit | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| JPH0342810B2 (ja) | ||
| JPH0411051B2 (ja) | ||
| KR900004192B1 (ko) | 주파수 체배회로 | |
| US4092605A (en) | Phase delay simulator | |
| JPH0488719A (ja) | 信号発生回路 | |
| JPS5915411B2 (ja) | ケイスウカイロ | |
| JPH0256853B2 (ja) | ||
| JPS617718A (ja) | 雑音除去回路 | |
| JPS60164257A (ja) | パルス幅測定装置 | |
| JP2001084700A (ja) | ディジタルデータのノイズ除去装置及びデータ記憶装置 | |
| JPS60196008A (ja) | フリツプフロツプ回路 | |
| SU1304071A1 (ru) | Устройство дл декодировани сигнала воспроизведени магнитной записи | |
| JPS6346610B2 (ja) | ||
| JPS5827564Y2 (ja) | 警報機能を持つ雑音除去回路 | |
| JPS60220871A (ja) | 位相差検出装置 | |
| JP2648958B2 (ja) | パルス挿入回路 | |
| SU1277141A1 (ru) | Делительное устройство | |
| JPH03257650A (ja) | 並列ディジタル信号のラッチ装置 | |
| JPS5815237U (ja) | 同期装置 | |
| JPH1188306A (ja) | 非同期パルス信号リタイミング回路 |