JPH0488434A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0488434A JPH0488434A JP2197181A JP19718190A JPH0488434A JP H0488434 A JPH0488434 A JP H0488434A JP 2197181 A JP2197181 A JP 2197181A JP 19718190 A JP19718190 A JP 19718190A JP H0488434 A JPH0488434 A JP H0488434A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- read
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims abstract description 11
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特に読み出し専用ＲＡ
Ｍを有するデータ処理装置に関する。
Ｍを有するデータ処理装置に関する。
従来、この種のデータ装置は、読み出し専用ＲＡＭに障
害が発生した場合、エラー訂正コードにより自動的にエ
ラー訂正を行うか、あるいは、装置の運用を停止し再立
ち上げにより復旧するか、あるいは、初期マイクロプロ
グラムロードにより再ロードを行って運用の再開を行っ
ていた。
害が発生した場合、エラー訂正コードにより自動的にエ
ラー訂正を行うか、あるいは、装置の運用を停止し再立
ち上げにより復旧するか、あるいは、初期マイクロプロ
グラムロードにより再ロードを行って運用の再開を行っ
ていた。
上述した従来のデータ処理装置は、エラー訂正コードを
持った装置は装置の高速化によりエラー訂正回路の遅延
時間が無視出来ず採用出来ない、または、高速化ができ
ないという欠点があった。
持った装置は装置の高速化によりエラー訂正回路の遅延
時間が無視出来ず採用出来ない、または、高速化ができ
ないという欠点があった。
エラー訂正コードを採用していない装置は装置の運用停
止あるいは再ロードにより多大な一時停止を行う必要が
あるという欠点があった。更に、この様な障害が発生し
た場合、読み出し専用ＲＡＭのエラーアドレスは解って
もどのビットがエラーになったかは解らないという欠点
があった。
止あるいは再ロードにより多大な一時停止を行う必要が
あるという欠点があった。更に、この様な障害が発生し
た場合、読み出し専用ＲＡＭのエラーアドレスは解って
もどのビットがエラーになったかは解らないという欠点
があった。
本発明のデータ処理装置は、初期マイクロプログラムロ
ードにより外部記憶装置よりロードされる読み出し専用
のＲＡＭと、このＲＡＭから読み出されたデータをラッ
チしかつパリティチェックを行う読み出しデータレジス
タと、読み出しアドレス及び書き込みアドレスを保持す
るアドレスレジスタと、前記ＲＡＭの１ワードの書き込
み可能な書き込みデータレジスタと、前記初期マイクロ
プログラムロードと同時にロードされ前記ＲＡＭのロー
ドデータの写しを記憶するロードデータ記憶手段と、前
記読み出しデータレジスタでエラーを検出したときに前
記アドレスレジスタに保持しているエラーアドレスを取
り出しこのエラーアドレスに対応した前記ロードデータ
記憶手段のデータを読み出し前記書き込みデータレジス
タを使用して前記ＲＡＭに読み出したデータを再書き込
みする障害処理装置とを備えている。
ードにより外部記憶装置よりロードされる読み出し専用
のＲＡＭと、このＲＡＭから読み出されたデータをラッ
チしかつパリティチェックを行う読み出しデータレジス
タと、読み出しアドレス及び書き込みアドレスを保持す
るアドレスレジスタと、前記ＲＡＭの１ワードの書き込
み可能な書き込みデータレジスタと、前記初期マイクロ
プログラムロードと同時にロードされ前記ＲＡＭのロー
ドデータの写しを記憶するロードデータ記憶手段と、前
記読み出しデータレジスタでエラーを検出したときに前
記アドレスレジスタに保持しているエラーアドレスを取
り出しこのエラーアドレスに対応した前記ロードデータ
記憶手段のデータを読み出し前記書き込みデータレジス
タを使用して前記ＲＡＭに読み出したデータを再書き込
みする障害処理装置とを備えている。
又、本発明のデータ処理装置は、前記読み出しデータレ
ジスタでエラーを検出した時の前記アドレスレジスタの
内容である前記エラーアドレス及び前記読み出しデータ
レジスタの内容である前記エラーデータ及び前記エラー
アドレスに対応した前記ロードデータ記憶手段の内容を
障害情報として格納記憶する障害情報記憶手段と前記障
害情報の内容に基づき障害個所を指摘する手段とを備え
ていてもよい。
ジスタでエラーを検出した時の前記アドレスレジスタの
内容である前記エラーアドレス及び前記読み出しデータ
レジスタの内容である前記エラーデータ及び前記エラー
アドレスに対応した前記ロードデータ記憶手段の内容を
障害情報として格納記憶する障害情報記憶手段と前記障
害情報の内容に基づき障害個所を指摘する手段とを備え
ていてもよい。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
読み出し専用ＲＡＭＩはマイクロプログラム等、装置の
初期設定時にロードされ通常は読み出しのみ行われるＲ
ＡＭであり、アドレスレジスタ４で指示されたワードの
データが読み出しレジスタ３へ読み出される。図には通
常の動作については示していないが、読み出されたデー
タは読み出しレジスタ３から各部へ供給される。また、
読み出しレジスタ３は読み出しデータのパリティチェッ
クを行い、エラーを検出した場合は動作を停止させ障害
処理装置５へ通知する。エラーアドレスレジスタ９には
読み出しデータレジスタ３でエラーが検出されたときの
アドレスが保持され、読み出しレジスタ３とともに障害
処理装置５へ接続され障害情報として取り出すことが可
能である。書き込みデータレジスタ２は読み出し専用Ｒ
ＡＭ １の初期ロード等で使用され、読み出し専用ＲＡ
Ｍ１の書き込みの為に使用される。ロードデータ記憶手
段６は読み出し専用ＲＡＭ１のロードデータと同じデー
タが記憶されるメモリで、初期ロード時に格納される。
初期設定時にロードされ通常は読み出しのみ行われるＲ
ＡＭであり、アドレスレジスタ４で指示されたワードの
データが読み出しレジスタ３へ読み出される。図には通
常の動作については示していないが、読み出されたデー
タは読み出しレジスタ３から各部へ供給される。また、
読み出しレジスタ３は読み出しデータのパリティチェッ
クを行い、エラーを検出した場合は動作を停止させ障害
処理装置５へ通知する。エラーアドレスレジスタ９には
読み出しデータレジスタ３でエラーが検出されたときの
アドレスが保持され、読み出しレジスタ３とともに障害
処理装置５へ接続され障害情報として取り出すことが可
能である。書き込みデータレジスタ２は読み出し専用Ｒ
ＡＭ １の初期ロード等で使用され、読み出し専用ＲＡ
Ｍ１の書き込みの為に使用される。ロードデータ記憶手
段６は読み出し専用ＲＡＭ１のロードデータと同じデー
タが記憶されるメモリで、初期ロード時に格納される。
サービスプロセッサ７は障害処理装置ｆ５から通知され
た障害情報を障害情報記憶手段８へ格納、あるいは、プ
リンタ等の出力装置へ出力するプロセッサである。
た障害情報を障害情報記憶手段８へ格納、あるいは、プ
リンタ等の出力装置へ出力するプロセッサである。
次に、図を参照して本発明の動作について説明する。
読み出し専用ＲＡＭ１に障害が発生した場合、読み出し
データレジスタ３でパリティチェックが行われエラーが
検出される。エラーが検出されると読み出し専用Ｒ，Ａ
Ｍ１を使用している装置の動作を停止する。読み出し専
用ＲＡＭ１がマイクロプログラムを格納していればマイ
クロプログラムの動作を停止させる。そのときのエラー
アドレスはエラーアドレスレジスタ９で保持される。検
出されたエラーは障害処理装置５へ通知され、障害処理
装置５はエラーアドレスレジスタ９のエラーアドレスお
よび読み出しデータレジスタ３のエラーデータを取り込
む。エラーアドレスはロードデータ記憶手段６のアドレ
スとして使用され、このエラーアドレスに対応したデー
タを得る。得られたデータは書き込みデータレジスタ２
ヘセツトし、また、エラーアドレスをアドレスレジスタ
４ヘセツトし、読み出し専用ＲＡＭ１へ書き込み指示を
行い、読み出し専用ＲＡＭ１を使用している装置に再開
の起動を指示する。
データレジスタ３でパリティチェックが行われエラーが
検出される。エラーが検出されると読み出し専用Ｒ，Ａ
Ｍ１を使用している装置の動作を停止する。読み出し専
用ＲＡＭ１がマイクロプログラムを格納していればマイ
クロプログラムの動作を停止させる。そのときのエラー
アドレスはエラーアドレスレジスタ９で保持される。検
出されたエラーは障害処理装置５へ通知され、障害処理
装置５はエラーアドレスレジスタ９のエラーアドレスお
よび読み出しデータレジスタ３のエラーデータを取り込
む。エラーアドレスはロードデータ記憶手段６のアドレ
スとして使用され、このエラーアドレスに対応したデー
タを得る。得られたデータは書き込みデータレジスタ２
ヘセツトし、また、エラーアドレスをアドレスレジスタ
４ヘセツトし、読み出し専用ＲＡＭ１へ書き込み指示を
行い、読み出し専用ＲＡＭ１を使用している装置に再開
の起動を指示する。
このようにして読み出し専用ＲＡＭ１のエラーは回復さ
れる。従って、今の障害が誤動作等間欠的な障害であれ
ば、そのまま動作の続行が可能である。本機能を具備し
なかった場合は間欠障害てもエラーは回復出来ず、固定
的にエラーが再発し動作続行が不可能となる。
れる。従って、今の障害が誤動作等間欠的な障害であれ
ば、そのまま動作の続行が可能である。本機能を具備し
なかった場合は間欠障害てもエラーは回復出来ず、固定
的にエラーが再発し動作続行が不可能となる。
一方、障害情報として収集されたエラーアドレス、エラ
ーデータはロードデータ記憶手段６から読み出されたエ
ラーアドレスに対応したデータ、つまり、エラーのあっ
たデータの正解値と共にサービスプロセッサ７へ通知さ
れる。サービスプロセッサ７はこれら障害情報を障害情
報記憶手段８に発生時刻等の付加情報を付は格納保存す
る。この時にエラーデータと正解データの排他的論理和
がとられどのビットがエラーを起こしたかの検索が行わ
れる。その結果、エラー発生に関係する物理的な場所、
物が指摘され上述した障害情報と共に障害情報記憶手段
８へ格納される。
ーデータはロードデータ記憶手段６から読み出されたエ
ラーアドレスに対応したデータ、つまり、エラーのあっ
たデータの正解値と共にサービスプロセッサ７へ通知さ
れる。サービスプロセッサ７はこれら障害情報を障害情
報記憶手段８に発生時刻等の付加情報を付は格納保存す
る。この時にエラーデータと正解データの排他的論理和
がとられどのビットがエラーを起こしたかの検索が行わ
れる。その結果、エラー発生に関係する物理的な場所、
物が指摘され上述した障害情報と共に障害情報記憶手段
８へ格納される。
以上説明したように本発明は、読み出し専用として使用
するＲＡＭのエラーが発生したワードを初期ロードデー
タで書き換えることにより、誤動作等による間欠障害時
に全体に再ロードをせず高速にエラーを回復することが
できるという効果がある。
するＲＡＭのエラーが発生したワードを初期ロードデー
タで書き換えることにより、誤動作等による間欠障害時
に全体に再ロードをせず高速にエラーを回復することが
できるという効果がある。
また、エラーアドレスおよびエラーデータとともに書換
えで使用したデータつまり正解データを障害情報として
保存し、かつ、これらデータから障害箇所（ビット）を
特定し合わせて保存しまた出力可能とすることにより、
障害探索を自動的に行うことが出来るという効果がある
。
えで使用したデータつまり正解データを障害情報として
保存し、かつ、これらデータから障害箇所（ビット）を
特定し合わせて保存しまた出力可能とすることにより、
障害探索を自動的に行うことが出来るという効果がある
。
第１図は本発明の一実施例を示すブロック図である。
１・・・読み出し専用ＲＡＭ、２・・・書き込みデータ
レジスタ、３・・・読み出しデータレジスタ、４１１．
アドレスレジスタ、５・・・障害処理装置、６・・・ロ
ードデータ記憶手段、７・・・サービスプロセッサ、８
・・・障害情報記憶手段、９・・・エラーアドレスレジ
スタ。
レジスタ、３・・・読み出しデータレジスタ、４１１．
アドレスレジスタ、５・・・障害処理装置、６・・・ロ
ードデータ記憶手段、７・・・サービスプロセッサ、８
・・・障害情報記憶手段、９・・・エラーアドレスレジ
スタ。
Claims (1)
- 【特許請求の範囲】 １、初期マイクロプログラムロードにより外部記憶装置
よりロードされる読み出し専用のＲＡＭと、このＲＡＭ
から読み出されたデータをラッチしかつパリテイチェッ
クを行う読み出しデータレジスタと、読み出しアドレス
及び書き込みアドレスを保持するアドレスレジスタと、
前記ＲＡＭの１ワードの書き込み可能な書き込みデータ
レジスタと、前記初期マイクロプログラムロードと同時
にロードされ前記ＲＡＭのロードデータの写しを記憶す
るロードデータ記憶手段と、前記読み出しデータレジス
タでエラーを検出したときに前記アドレスレジスタに保
持しているエラーアドレスを取り出しこのエラーアドレ
スに対応した前記ロードデータ記憶手段のデータを読み
出し前記書き込みデータレジスタを使用して前記ＲＡＭ
に読み出したデータを再書き込みする障害処理装置とを
備えたことを特徴とするデータ処理装置。 ２、前記読み出しデータレジスタでエラーを検出した時
の前記アドレスレジスタの内容である前記エラーアドレ
ス及び前記読み出しデータレジスタの内容である前記エ
ラーデータ及び前記エラーアドレスに対応した前記ロー
ドデータ記憶手段の内容を障害情報として格納記憶する
障害情報記憶手段と前記障害情報の内容に基づき障害個
所を指摘する手段とを備えたことを特徴とする請求項１
記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197181A JPH0488434A (ja) | 1990-07-25 | 1990-07-25 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197181A JPH0488434A (ja) | 1990-07-25 | 1990-07-25 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0488434A true JPH0488434A (ja) | 1992-03-23 |
Family
ID=16370153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2197181A Pending JPH0488434A (ja) | 1990-07-25 | 1990-07-25 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0488434A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219858A (ja) * | 1994-01-28 | 1995-08-18 | Kofu Nippon Denki Kk | 情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118346A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Process unit capable of rerun |
| JPS61175820A (ja) * | 1985-01-31 | 1986-08-07 | Fujitsu Ltd | マイクロ命令の制御方式 |
| JPS62197828A (ja) * | 1986-02-26 | 1987-09-01 | Mitsubishi Electric Corp | マイクロプログラムのロ−ド確認方式 |
-
1990
- 1990-07-25 JP JP2197181A patent/JPH0488434A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118346A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Process unit capable of rerun |
| JPS61175820A (ja) * | 1985-01-31 | 1986-08-07 | Fujitsu Ltd | マイクロ命令の制御方式 |
| JPS62197828A (ja) * | 1986-02-26 | 1987-09-01 | Mitsubishi Electric Corp | マイクロプログラムのロ−ド確認方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219858A (ja) * | 1994-01-28 | 1995-08-18 | Kofu Nippon Denki Kk | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| EP2770507B1 (en) | Memory circuits, method for accessing a memory and method for repairing a memory | |
| JPH02135536A (ja) | チエツクポイント再試行機構 | |
| CN116382958B (zh) | 一种内存错误的处理方法及计算设备 | |
| US6971051B2 (en) | System and method of recovering from soft memory errors | |
| JP4956230B2 (ja) | メモリコントローラ | |
| JP2010536112A (ja) | 中断された書込みの回復のためのデータ記憶方法、機器およびシステム | |
| JPH0488434A (ja) | データ処理装置 | |
| JP2004252525A (ja) | エミュレータおよびプログラム | |
| JPH10302485A (ja) | フラッシュ・メモリを有する情報処理装置 | |
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JPH05165730A (ja) | データ処理装置 | |
| JPS61213945A (ja) | メモリ障害制御方式 | |
| JPS6041373B2 (ja) | コントロ−ル・ストレイジ・エラ−回復処理方式 | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JPS6159696A (ja) | 制御メモリ修復方式 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| JPH01102658A (ja) | ファイル書込みバックアップ方式 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JPS59231798A (ja) | デ−タ処理装置 | |
| JPS5622281A (en) | Buffer memory control system | |
| JPS61253565A (ja) | 記憶装置 | |
| JPS60110047A (ja) | エラ−訂正方式 |