JPH0488629A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0488629A JPH0488629A JP2203679A JP20367990A JPH0488629A JP H0488629 A JPH0488629 A JP H0488629A JP 2203679 A JP2203679 A JP 2203679A JP 20367990 A JP20367990 A JP 20367990A JP H0488629 A JPH0488629 A JP H0488629A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- mbe
- junction
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 3
- 238000002109 crystal growth method Methods 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 abstract description 45
- 230000007547 defect Effects 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 68
- 238000002955 isolation Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910007933 Si-M Inorganic materials 0.000 description 1
- 229910008318 Si—M Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波帯で使用される高速動作可能なＰＮ接合
素子およびその製造方法に関する。
素子およびその製造方法に関する。
〔従来の技術］
近年、民生分野や通信工業分野等では、高周波化、マイ
クロ波化が進められており、高周波帯でかつ高速なデバ
イスが要求されている。バイポーラトランジスタにおい
ても例外ではな（、より高性能化が求められている。バ
イポーラトランジスタの性能を表すパラメータとして遮
断周波数、順方向挿入利得、ゲート遅延時間等があるが
、基本的に遮断周波数を向上させることが他のパラメー
タの改善につながっている。
クロ波化が進められており、高周波帯でかつ高速なデバ
イスが要求されている。バイポーラトランジスタにおい
ても例外ではな（、より高性能化が求められている。バ
イポーラトランジスタの性能を表すパラメータとして遮
断周波数、順方向挿入利得、ゲート遅延時間等があるが
、基本的に遮断周波数を向上させることが他のパラメー
タの改善につながっている。
この遮断周波数の改善のための手法として、（ｉ）エミ
ッタ、ベース等の接合の浅接合化、（ｉｉ ）エミッタ
幅、ベース領域等の平面寸法の微細化が主として挙げら
れる。（ｉ）に関してはイオン注入技術の採用、（ｉｉ
）に関しては微細加工技術の発展により、遮断周波数
は大幅に向上している。
ッタ、ベース等の接合の浅接合化、（ｉｉ ）エミッタ
幅、ベース領域等の平面寸法の微細化が主として挙げら
れる。（ｉ）に関してはイオン注入技術の採用、（ｉｉ
）に関しては微細加工技術の発展により、遮断周波数
は大幅に向上している。
しかしながら、より高性能化を図る上で、（ｉ）の浅接
合化をさらに推進する必要があるが、上述したイオン注
入技術では、（１）注入した不純物イオンのチャネリン
グのため、０．１μｍ以下の浅い接合を形成するのは不
可能となる。また、（２）注入したイオンの活性化のた
めの熱処理により、不純物が再分布してしまうという２
つの理由で限界がある。
合化をさらに推進する必要があるが、上述したイオン注
入技術では、（１）注入した不純物イオンのチャネリン
グのため、０．１μｍ以下の浅い接合を形成するのは不
可能となる。また、（２）注入したイオンの活性化のた
めの熱処理により、不純物が再分布してしまうという２
つの理由で限界がある。
この問題に対し、最近Ｓｉ−ＭＢＥ法（Ｓｉｌｉｃｏｎ
Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ ：シ
リコン分子線結晶成長法）による接合の形成、とりわけ
浅いベースの形成技術が注目を浴びている。Ｓｉ−ＭＢ
Ｅ法を用いることで、５００Å以下のベース接合も容易
に制御性よく形成できることから、遮断周波数をはじめ
とするデバイス特性の飛躍的な向上が実現できる。
Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ ：シ
リコン分子線結晶成長法）による接合の形成、とりわけ
浅いベースの形成技術が注目を浴びている。Ｓｉ−ＭＢ
Ｅ法を用いることで、５００Å以下のベース接合も容易
に制御性よく形成できることから、遮断周波数をはじめ
とするデバイス特性の飛躍的な向上が実現できる。
５１−Ｍ’ＢＥ法をベース形成に適用したＮＰＮトラン
ジスタの一例を第４図に示す。同図において、２１はＮ
ゝ型シリコン基板、２２はコレクタ領域としてのＮ型エ
ピタキシャル層、２３は素子分離酸化膜である。そして
、前記Ｎ型エピタキシャル層２２の上にＰ型Ｓｉ−ＭＢ
Ｅ層２４を形成してベース領域とし、さらにこのベース
領域にＮ１型不純物層２５を形成してエミッタ領域とし
ている。
ジスタの一例を第４図に示す。同図において、２１はＮ
ゝ型シリコン基板、２２はコレクタ領域としてのＮ型エ
ピタキシャル層、２３は素子分離酸化膜である。そして
、前記Ｎ型エピタキシャル層２２の上にＰ型Ｓｉ−ＭＢ
Ｅ層２４を形成してベース領域とし、さらにこのベース
領域にＮ１型不純物層２５を形成してエミッタ領域とし
ている。
なお、２６はベース酸化膜、２７は眉間絶縁膜、２８は
電極である。
電極である。
〔発明が解決しようとする課題］
しかしながら、第４図に示す従来の構造では、Ｓｉ−Ｍ
ＢＥ層２４とエピタキシャル層２２の界面がそのままベ
ース−コレクタ接合と一致するため、次のような問題が
ある。
ＢＥ層２４とエピタキシャル層２２の界面がそのままベ
ース−コレクタ接合と一致するため、次のような問題が
ある。
すなわち、Ｎ型エピタキシャル層２２の表面近傍には、
工程中の汚染や、ベース酸化膜２４の開口時のダメージ
等により、微小な欠陥Ｘが存在することは避けられない
。このため、極めて薄く形成された５ｉ−ＢＢＥ層２層
中４中ミッタ領域２５を形成した場合、これらの欠陥Ｘ
を源として、いわゆる「拡散パイプ」が発生し、コレク
ターエミッタ間の耐圧不良、具体的にはＢＶＣＥＯやＢ
ＶＣＥＳ等の低下をもたらし、歩留りや特性、信頼度と
いった点で大きな問題となる。
工程中の汚染や、ベース酸化膜２４の開口時のダメージ
等により、微小な欠陥Ｘが存在することは避けられない
。このため、極めて薄く形成された５ｉ−ＢＢＥ層２層
中４中ミッタ領域２５を形成した場合、これらの欠陥Ｘ
を源として、いわゆる「拡散パイプ」が発生し、コレク
ターエミッタ間の耐圧不良、具体的にはＢＶＣＥＯやＢ
ＶＣＥＳ等の低下をもたらし、歩留りや特性、信頼度と
いった点で大きな問題となる。
このようなことは、Ｓｉ−ＭＢＥ法により形成されたＰ
Ｎ接合ダイオードにおいても同様であり、界面における
欠陥の存在により逆方向は勿論、順方向も再結合電流の
増加により良好なダイオード特性を示し得ない。
Ｎ接合ダイオードにおいても同様であり、界面における
欠陥の存在により逆方向は勿論、順方向も再結合電流の
増加により良好なダイオード特性を示し得ない。
本発明の目的は、欠陥が原因とされる上述した問題を解
消した半導体装置とその製造方法を提供することにある
。
消した半導体装置とその製造方法を提供することにある
。
［課題を解決するための手段］
本発明の半導体装置は、一導電型のエピタキシャル層上
に、同一導電型のＳｔ−ＭＢＥ層と、逆導電型のＳｉ−
ＭＢＥ層とを積層したＰＮ接合を備えている。
に、同一導電型のＳｔ−ＭＢＥ層と、逆導電型のＳｉ−
ＭＢＥ層とを積層したＰＮ接合を備えている。
また、本発明の半導体装置の製造方法は、一導電型のエ
ピタキシャル層上に、Ｓｉ−ＭＢＥ法を用いて同一導電
型のエピタキシャル層を形成する工程と、この上に連続
して逆導電型のエピタキシャル層をＳｉ−ＭＢＥ法によ
り形成する工程とを含んでいる。
ピタキシャル層上に、Ｓｉ−ＭＢＥ法を用いて同一導電
型のエピタキシャル層を形成する工程と、この上に連続
して逆導電型のエピタキシャル層をＳｉ−ＭＢＥ法によ
り形成する工程とを含んでいる。
（作用〕
本発明の半導体装置によれば、それぞれＳｉ−ＭＢＥ法
で形成したエピタキシャル層によってＰＮ接合が構成さ
れるため、下地となるエピタキシャル層の表面に欠陥が
生している場合でも、ＰＮ接合の特性劣化が防止される
。
で形成したエピタキシャル層によってＰＮ接合が構成さ
れるため、下地となるエピタキシャル層の表面に欠陥が
生している場合でも、ＰＮ接合の特性劣化が防止される
。
また、本発明の製造方法によれば、Ｓｉ−ＭＢＥ法を不
純物を相違させながら連続的に行うことで、Ｓｉ−ＭＢ
Ｅ層によるＰＮ接合を容易に形成できる。
純物を相違させながら連続的に行うことで、Ｓｉ−ＭＢ
Ｅ層によるＰＮ接合を容易に形成できる。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示す図であり、本発明を
ディスクリ−）ＮＰＮバイポーラトランジスタに適用し
た例の断面図である。同図において、Ｎ“型シリコン基
板１にはＮ型エピタキシャル層２を形成し、これをコレ
クタ領域として構成する。このＮ型エピタキシャル層２
には素子分離酸化膜３を形成し、かつその上にベース酸
化膜４を形成してベース領域を画成している。
ディスクリ−）ＮＰＮバイポーラトランジスタに適用し
た例の断面図である。同図において、Ｎ“型シリコン基
板１にはＮ型エピタキシャル層２を形成し、これをコレ
クタ領域として構成する。このＮ型エピタキシャル層２
には素子分離酸化膜３を形成し、かつその上にベース酸
化膜４を形成してベース領域を画成している。
そして、このベース領域の前記Ｎ型エピタキシャル層２
上に、Ｓｔ−ＭＢＥ法によりＮ型Ｓｉ−ＭＢＥ層５と、
Ｐ型Ｓｉ−ＭＢＥ層６を連続的に順次形成し、このＰ型
Ｓｉ−ＭＢＥ層６をヘース領域として構成している。こ
れらＳ ｉ −ＭＢＥ層５，６の連続形成に際しては、
Ｓ ｉ −ＭＢＥ法を連続して行いながら、添加する不
純物をＮ型からＰ型に変更することで容易に形成するこ
とができる。さらに、このＳｉ−ＭＢＥ層６にはＮ゛型
不純物層７を形成してこれをエミッタ領域として構成し
ている。なお、８は層間絶縁膜、９はベースエミッタの
各電極である。
上に、Ｓｔ−ＭＢＥ法によりＮ型Ｓｉ−ＭＢＥ層５と、
Ｐ型Ｓｉ−ＭＢＥ層６を連続的に順次形成し、このＰ型
Ｓｉ−ＭＢＥ層６をヘース領域として構成している。こ
れらＳ ｉ −ＭＢＥ層５，６の連続形成に際しては、
Ｓ ｉ −ＭＢＥ法を連続して行いながら、添加する不
純物をＮ型からＰ型に変更することで容易に形成するこ
とができる。さらに、このＳｉ−ＭＢＥ層６にはＮ゛型
不純物層７を形成してこれをエミッタ領域として構成し
ている。なお、８は層間絶縁膜、９はベースエミッタの
各電極である。
ここで、Ｎ型Ｓｉ−ＭＢＥ層５は、厚さとして数百人も
あれば充分であり、その濃度は下のＮ型エピタキシャル
層２と同一にすれば良いが、要求される特性（耐圧、接
合容量等）に応じて、その膜厚、濃度を変えてもよい。
あれば充分であり、その濃度は下のＮ型エピタキシャル
層２と同一にすれば良いが、要求される特性（耐圧、接
合容量等）に応じて、その膜厚、濃度を変えてもよい。
また、ベース領域としてのＰ型Ｓｉ−ＭＢＥ層６も、要
求されるデバイス特性（耐圧、接合容量ベース抵抗、カ
ットオフ周波数）を鑑みて決定することができる。
求されるデバイス特性（耐圧、接合容量ベース抵抗、カ
ットオフ周波数）を鑑みて決定することができる。
なお、各Ｓｉ−ＭＢＥ層５，６のソースとしてガスソー
スを用いる場合は、下地のシリコン膜が露出する部分だ
けに選択エビタキンヤル成長させれば良い。また、固体
ソースの場合では、ベース酸化ｗ９４のエンチング形状
をできるだけ垂直にしてベース酸化膜４上にポリシリコ
ンとして残存するＳ ｉ −ＭＢＥ層と単結晶として形
成される各Ｓｉ−ＭＢＥ層５，６とを分離することが接
合容量等の点で有利である。
スを用いる場合は、下地のシリコン膜が露出する部分だ
けに選択エビタキンヤル成長させれば良い。また、固体
ソースの場合では、ベース酸化ｗ９４のエンチング形状
をできるだけ垂直にしてベース酸化膜４上にポリシリコ
ンとして残存するＳ ｉ −ＭＢＥ層と単結晶として形
成される各Ｓｉ−ＭＢＥ層５，６とを分離することが接
合容量等の点で有利である。
このような構成では、Ｎ型エピタキシャル層２上にＮ型
Ｓｉ−ＭＢＥ層５を形成した上で、これと連続してベー
ス領域としてのＰ型Ｓｉ−ＭＢＥ層６を形成しているた
め、コレクタ・ベース接合面はこれはＳｉ−ＭＢＥ層５
．６の接合面となる。
Ｓｉ−ＭＢＥ層５を形成した上で、これと連続してベー
ス領域としてのＰ型Ｓｉ−ＭＢＥ層６を形成しているた
め、コレクタ・ベース接合面はこれはＳｉ−ＭＢＥ層５
．６の接合面となる。
このため、Ｎ型エピタキシャル層２０表面近傍に存在す
る欠陥等の影響がコレクタ・ベース接合面に及ぶことは
なく、ベース領域としてのＰ型Ｓｉ−ＭＢＥ層６を極め
て薄く形成しても、「拡散バイブ」等によって降伏耐圧
が劣化することはなく、トランジスタ特性を改善するこ
とができる。
る欠陥等の影響がコレクタ・ベース接合面に及ぶことは
なく、ベース領域としてのＰ型Ｓｉ−ＭＢＥ層６を極め
て薄く形成しても、「拡散バイブ」等によって降伏耐圧
が劣化することはなく、トランジスタ特性を改善するこ
とができる。
第２図は本発明の第２実施例であり、本発明を半導体集
積回路に通用した第例の断面図である。
積回路に通用した第例の断面図である。
同図において、Ｐ型シリコン基板１１上にＮ゛型埋込層
１２を形成した後、Ｎ型エピタキシャル層２を形成し、
素子分離酸化膜３で素子領域を画成する。また、Ｎ型エ
ピタキシャル層２にＮ”５コレクタコンタクト領域１３
を形成し、ベース酸化膜４を形成してベース領域を画成
する。そして、このベース領域にＮ型Ｓｉ−ＭＢＥ層５
．およびベース領域としてのＰ型Ｓｉ−ＭＢＥ層６を連
続的に順次形成する。さらに、このＳｉ−ＭＢＥ層６に
はエミッタ領域としてのＮ゛型不純物層７を形成する。
１２を形成した後、Ｎ型エピタキシャル層２を形成し、
素子分離酸化膜３で素子領域を画成する。また、Ｎ型エ
ピタキシャル層２にＮ”５コレクタコンタクト領域１３
を形成し、ベース酸化膜４を形成してベース領域を画成
する。そして、このベース領域にＮ型Ｓｉ−ＭＢＥ層５
．およびベース領域としてのＰ型Ｓｉ−ＭＢＥ層６を連
続的に順次形成する。さらに、このＳｉ−ＭＢＥ層６に
はエミッタ領域としてのＮ゛型不純物層７を形成する。
なお、８は眉間絶縁膜、９はコレクタ、ベースエミッタ
の各１を掻である。
の各１を掻である。
この実施例においても、Ｎ型エピタキシャル層２の上に
Ｎ型Ｓｉ−ＭＢＥ層５を形成し、これに連続してＰ型Ｓ
ｉ−ＭＢＥ層６を形成してベース領域を構成しているの
で、Ｎ型エピタキシャル層２の表面に欠陥が生じている
場合でも、トランジスタ特性が劣化されることはない。
Ｎ型Ｓｉ−ＭＢＥ層５を形成し、これに連続してＰ型Ｓ
ｉ−ＭＢＥ層６を形成してベース領域を構成しているの
で、Ｎ型エピタキシャル層２の表面に欠陥が生じている
場合でも、トランジスタ特性が劣化されることはない。
ここで、以上の各実施例では、ＮＰＮ）ランジスタを例
示したが、ＰＮＰ ）ランジスタにおいても本発明を適
用できることは言うまでもない。
示したが、ＰＮＰ ）ランジスタにおいても本発明を適
用できることは言うまでもない。
さらに、第３図に示すように、本発明はＰＮ接合ダイオ
ードに適用することができる。
ードに適用することができる。
すなわち、Ｎ゛型シリコン基板ｌ上にＮ型エピタキシャ
ル層２を形成し、素子分離酸化１！！！！３で素子領域
を画成した上で、Ｎ型Ｓｉ−ＭＢＥ層５とＰ型Ｓｉ−Ｍ
ＢＥ層６を連続して順次形成し、これらの層５，６でＰ
Ｎ接合ダイオードを構成する。
ル層２を形成し、素子分離酸化１！！！！３で素子領域
を画成した上で、Ｎ型Ｓｉ−ＭＢＥ層５とＰ型Ｓｉ−Ｍ
ＢＥ層６を連続して順次形成し、これらの層５，６でＰ
Ｎ接合ダイオードを構成する。
なお、８は眉間絶縁膜、９は電極である。
このＰＮ接合ダイオードでは、順方向動作させた場合に
おいても、ＰＮ接合界面は清浄なＳｔ−ＭＢＥ層５，６
で構成されるから、再結合電流の無い良好なダイオード
特性を得ることができる。
おいても、ＰＮ接合界面は清浄なＳｔ−ＭＢＥ層５，６
で構成されるから、再結合電流の無い良好なダイオード
特性を得ることができる。
以上説明したように本発明は、Ｓｉ−ＭＢＥ層でＰ、Ｎ
接合を構成しているので、下地となるエピタキシャル層
表面近傍に存在する欠陥がＰＮ接合に影響することはな
い。したがって、このＰＮ接合をコレクタ・ベース接合
として構成したときには、極めて浅いベースを形成して
も「拡散バイブ」等によって降伏耐圧が劣化せず、良好
なトランジスタ特性が実現できる。また、ＰＮ接合をダ
イオードとして構成したときには、その接合界面が良好
なエピタキシャル膜中にあり、順方向、逆方向共に良好
なダイオード特性が実現できる。
接合を構成しているので、下地となるエピタキシャル層
表面近傍に存在する欠陥がＰＮ接合に影響することはな
い。したがって、このＰＮ接合をコレクタ・ベース接合
として構成したときには、極めて浅いベースを形成して
も「拡散バイブ」等によって降伏耐圧が劣化せず、良好
なトランジスタ特性が実現できる。また、ＰＮ接合をダ
イオードとして構成したときには、その接合界面が良好
なエピタキシャル膜中にあり、順方向、逆方向共に良好
なダイオード特性が実現できる。
第１図は本発明の第１実施例の断面図、第２図は本発明
の第２実施例の断面図、第３図は本発明をＰＮ接合ダイ
オードに適用した実施例の断面図、第４図は従来のトラ
ンジスタの断面図である。 ｌ・・・Ｎ゛型シリコン基板、２・・・、Ｎ型エピタキ
シャル層、３・・・素子分離酸化膜、４・・・ベース酸
化膜、５・・・Ｎ型Ｓｔ−ＭＢＥ層、６・・・Ｐ型Ｓｔ
−ＭＢＥ層、７・・・Ｎ゛型不純物層、８・・・層間絶
縁膜、９・・・電極、１１・・・Ｐ型シリコン基板、１
２・・・Ｎ゛型埋込層、１３・・・Ｎ“型コレクタコン
タクト領域、２１・・・Ｎ゛型シリコン基板、２２・・
・Ｎ型エピタキシャル層、２３・・・素子分離酸化膜、
２４・・・Ｐ型Ｓｉ−ＭＢＥ層、２５・・・Ｎ９不純物
層、２６・・・ベース酸化膜、２７・・・層間絶縁膜、
２日・・・電極。 ７ノ〜／ゞゝ！ちシニ・テ；１−ｆ−二１λ巴４ト第２
の第２実施例の断面図、第３図は本発明をＰＮ接合ダイ
オードに適用した実施例の断面図、第４図は従来のトラ
ンジスタの断面図である。 ｌ・・・Ｎ゛型シリコン基板、２・・・、Ｎ型エピタキ
シャル層、３・・・素子分離酸化膜、４・・・ベース酸
化膜、５・・・Ｎ型Ｓｔ−ＭＢＥ層、６・・・Ｐ型Ｓｔ
−ＭＢＥ層、７・・・Ｎ゛型不純物層、８・・・層間絶
縁膜、９・・・電極、１１・・・Ｐ型シリコン基板、１
２・・・Ｎ゛型埋込層、１３・・・Ｎ“型コレクタコン
タクト領域、２１・・・Ｎ゛型シリコン基板、２２・・
・Ｎ型エピタキシャル層、２３・・・素子分離酸化膜、
２４・・・Ｐ型Ｓｉ−ＭＢＥ層、２５・・・Ｎ９不純物
層、２６・・・ベース酸化膜、２７・・・層間絶縁膜、
２日・・・電極。 ７ノ〜／ゞゝ！ちシニ・テ；１−ｆ−二１λ巴４ト第２
Claims (1)
- 【特許請求の範囲】 １、一導電型のエピタキシャル層上に、同一導電型のシ
リコン分子線結晶成長層と、逆導電型のシリコン分子線
結晶成長層とを積層したＰＮ接合を備えることを特徴と
する半導体装置。 ２、一導電型のエピタキシャル層上に、シリコン分子線
結晶成長法を用いて同一導電型のエピタキシャル層を形
成する工程と、この上に連続して逆導電型のエピタキシ
ャル層をシリコン分子線結晶成長法により形成する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02203679A JP3120441B2 (ja) | 1990-07-31 | 1990-07-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02203679A JP3120441B2 (ja) | 1990-07-31 | 1990-07-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0488629A true JPH0488629A (ja) | 1992-03-23 |
| JP3120441B2 JP3120441B2 (ja) | 2000-12-25 |
Family
ID=16478048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02203679A Expired - Fee Related JP3120441B2 (ja) | 1990-07-31 | 1990-07-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120441B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6367340B1 (en) | 2000-03-03 | 2002-04-09 | Venturedyne, Ltd. | Transfer mechanism for environmental testing apparatus |
-
1990
- 1990-07-31 JP JP02203679A patent/JP3120441B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3120441B2 (ja) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| WO1984001053A1 (fr) | Dispositif a semiconducteurs | |
| JPH0488629A (ja) | 半導体装置およびその製造方法 | |
| JPS6058633A (ja) | 半導体集積回路装置 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JPS6140140B2 (ja) | ||
| JPH0499329A (ja) | 半導体装置の製造方法 | |
| JP2678081B2 (ja) | 半導体集積回路装置 | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPH08162521A (ja) | 半導体装置 | |
| JPH0256935A (ja) | 半導体集積回路装置 | |
| JPH06188307A (ja) | 半導体装置 | |
| JPH04112539A (ja) | 半導体装置の製造方法 | |
| JPS6377144A (ja) | 半導体集積回路 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 | |
| JPH03222453A (ja) | 半導体集積回路装置 | |
| JPS6377145A (ja) | 半導体集積回路 | |
| JPS63140561A (ja) | 半導体集積回路の製造方法 | |
| JPH0637099A (ja) | 半導体基体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |