JPH0493019A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0493019A JPH0493019A JP2209826A JP20982690A JPH0493019A JP H0493019 A JPH0493019 A JP H0493019A JP 2209826 A JP2209826 A JP 2209826A JP 20982690 A JP20982690 A JP 20982690A JP H0493019 A JPH0493019 A JP H0493019A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- silicon
- silicide
- manufacturing
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関する。
［従来の技術１
半導体集積回路の集積度の増加に伴い、ＭＯＳデバイス
のソース・ドレインを形成する不純物拡散層または、ゲ
ート電極を形成する多結晶シリコン層の低抵抗化が必要
となってきた。これについては、不純物拡散層及びゲー
ト電極」二に選択的にシリサイドを形成するシリサイド
技術が有効であるが、−刃保護抵抗等の高抵抗を形成し
たい部分にもシリサイドが形成され低抵抗になってしま
うという不都合が生じる。
のソース・ドレインを形成する不純物拡散層または、ゲ
ート電極を形成する多結晶シリコン層の低抵抗化が必要
となってきた。これについては、不純物拡散層及びゲー
ト電極」二に選択的にシリサイドを形成するシリサイド
技術が有効であるが、−刃保護抵抗等の高抵抗を形成し
たい部分にもシリサイドが形成され低抵抗になってしま
うという不都合が生じる。
このため従来は、公開特許公報「昭６１．−４３４６４
」に記載された如（、シリサイドを形成したくない部分
には、金属堆積前に酸化膜を形成しシリサイド化を妨げ
ていた。
」に記載された如（、シリサイドを形成したくない部分
には、金属堆積前に酸化膜を形成しシリサイド化を妨げ
ていた。
〔発明が解決しようとする課題１
しかし前述の従来技術では、シリサイド化を妨げる酸化
膜の膜厚の設定が非常に難しい。
膜の膜厚の設定が非常に難しい。
この酸化膜が薄いとシリサイドが形成されてしまい、ま
た厚いとエツチング除去（シリサイドを形成したい部分
は除去する必要がある。）時のオバーエッヂにより、素
子分離用絶縁膜が後退しジャンクションリークの原因と
なる。
た厚いとエツチング除去（シリサイドを形成したい部分
は除去する必要がある。）時のオバーエッヂにより、素
子分離用絶縁膜が後退しジャンクションリークの原因と
なる。
このように従来技術を用いるとプロセスコントロールが
非常に困難であるという課題を有していた。
非常に困難であるという課題を有していた。
そこで本発明はこのような課題を解決するもので、その
目的は、プロセスコン１−ロールが容易な半導体装置の
製造方法を提供することにある。
目的は、プロセスコン１−ロールが容易な半導体装置の
製造方法を提供することにある。
［課題を解決するための手段］
本発明の半導体装置の製造方法は、金属とシリコンもし
くは多結晶シリコンを熱反応させ金属シリサイドを形成
する工程を含む半導体装置の製造方法において、前記金
属シリサイドを形成したくない部分には、前記金属堆積
の前に、前記シリコンまたは多結晶シリコンの表面に過
剰のＮ型不純物の注入を行う工程を具備したことを特徴
とする。
くは多結晶シリコンを熱反応させ金属シリサイドを形成
する工程を含む半導体装置の製造方法において、前記金
属シリサイドを形成したくない部分には、前記金属堆積
の前に、前記シリコンまたは多結晶シリコンの表面に過
剰のＮ型不純物の注入を行う工程を具備したことを特徴
とする。
〔実 施 例］
以下図面により本発明の実施例を詳細に説明する。第１
図（ａ）〜（ｆ）は本発明の製造方法を表わす工程断面
図である。
図（ａ）〜（ｆ）は本発明の製造方法を表わす工程断面
図である。
工程（１） 第１図（ａ）
Ｐ型シリコン基板１０１上の一部に素子分離用絶縁膜１
０２を４０００〜７０００人形成し、イオン注入透過用
酸化膜１０３を化学的気相成長法により］００〜２００
人堆積させる。
０２を４０００〜７０００人形成し、イオン注入透過用
酸化膜１０３を化学的気相成長法により］００〜２００
人堆積させる。
工程（２） ・第１図（ｂ）
ヒ素をＤｏＳＥ量２−６Ｘ １０′５／ｃｍ２でイオン
注入し、９００ ’Ｃ〜１０００°Ｃで２０〜３０分ア
ニールし、高濃度Ｎ型不純物拡散層１０４．１０４′を
形成する。
注入し、９００ ’Ｃ〜１０００°Ｃで２０〜３０分ア
ニールし、高濃度Ｎ型不純物拡散層１０４．１０４′を
形成する。
工程（３）・・・第１図（ｃ）
レジストパターンを用い、前記１０３′の表面の一部ニ
ヒ素をＤＯ８Ｅ量１〜３Ｘ１０”／ｃｍ２でイオン注入
し、１０００°Ｃ前後の温度でハロゲンランプアニール
を行い、超高濃度Ｎ型不純物拡散層１０５を形成する。
ヒ素をＤＯ８Ｅ量１〜３Ｘ１０”／ｃｍ２でイオン注入
し、１０００°Ｃ前後の温度でハロゲンランプアニール
を行い、超高濃度Ｎ型不純物拡散層１０５を形成する。
工程（４） 第１図（ｄ）
前記イオン注入透過用酸化膜１０３を希フッ酸で除去し
た後、全面にＴｉ１０６をスパッタ法で４００〜８００
人形成する。
た後、全面にＴｉ１０６をスパッタ法で４００〜８００
人形成する。
工程（５） 第１図（ｅ）
ハロゲンランプを用いて７００℃前後３０秒程度、窒素
雰囲気中でアニールを行う。この時前記素子分離用酸化
膜］、 ０２ Ｊ：はＴｉＮ１０７になり、また前記超
高濃度Ｎ型不純物拡散層１０５上の′「１は過剰Ｎ型不
純物がＴｉとシリコンの反応を妨げるためここもＴｉＮ
１０７となる。この他はすべて゛「１とシリコンが反応
しＴｉシリサイド１０８が形成される。
雰囲気中でアニールを行う。この時前記素子分離用酸化
膜］、 ０２ Ｊ：はＴｉＮ１０７になり、また前記超
高濃度Ｎ型不純物拡散層１０５上の′「１は過剰Ｎ型不
純物がＴｉとシリコンの反応を妨げるためここもＴｉＮ
１０７となる。この他はすべて゛「１とシリコンが反応
しＴｉシリサイド１０８が形成される。
工程（６） 第１図（ｆ）
過酸化水素水、アンモニア水の混合液で処理し前記Ｔｉ
Ｎ１０７を除去した後、再びハロゲンランプを用いて８
００″Ｃ前後３０秒程度、窒素雰囲気中でアニールを行
う。
Ｎ１０７を除去した後、再びハロゲンランプを用いて８
００″Ｃ前後３０秒程度、窒素雰囲気中でアニールを行
う。
これにより低抵抗層及び高抵抗層が形成できる。
以」−述べたように発明によれば、過剰のＮ型不純物の
注入によりシリサイドの形成を容易に妨げる、つまりフ
ロセスコントロールが容易な半導体装置の製造方法を提
供できるという効果を有す
注入によりシリサイドの形成を容易に妨げる、つまりフ
ロセスコントロールが容易な半導体装置の製造方法を提
供できるという効果を有す
第１図（ａ）〜（ｆ）は本発明の製造方法を表わす工程
断面図。 １０１・・・ ・・Ｐ型シリコン基板 ＋−０２・・・・ ・素子分離用絶縁膜１０３・・・・
・イオン注入透過用酸化膜１０４．１０４′ ・高濃
度Ｎ型不純物拡散層１０５・・・・・・超高濃度Ｎ型不
純物拡散層１０６・・・・・・Ｔｉ １０７ ・・・・・ＴｉＮ １０８・・・・・・Ｔ１シリサイド 以」ニ 出願人 セイコーエプソン株式会社
断面図。 １０１・・・ ・・Ｐ型シリコン基板 ＋−０２・・・・ ・素子分離用絶縁膜１０３・・・・
・イオン注入透過用酸化膜１０４．１０４′ ・高濃
度Ｎ型不純物拡散層１０５・・・・・・超高濃度Ｎ型不
純物拡散層１０６・・・・・・Ｔｉ １０７ ・・・・・ＴｉＮ １０８・・・・・・Ｔ１シリサイド 以」ニ 出願人 セイコーエプソン株式会社
Claims (1)
- 金属とシリコンもしくは多結晶シリコンを熱反応させ
金属シリサイドを形成する工程を含む半導体装置の製造
方法において、前記金属シリサイドを形成したくない部
分には、前記金属堆積の前に、前記シリコンまたは多結
晶シリコンの表面に過剰のＮ型不純物の注入を行う工程
を具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209826A JPH0493019A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209826A JPH0493019A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493019A true JPH0493019A (ja) | 1992-03-25 |
Family
ID=16579261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209826A Pending JPH0493019A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167657A (ja) * | 1994-12-14 | 1996-06-25 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-08-08 JP JP2209826A patent/JPH0493019A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167657A (ja) * | 1994-12-14 | 1996-06-25 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| US5541131A (en) | Peeling free metal silicide films using ion implantation | |
| JPH025435A (ja) | 半導体装置の製造方法 | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JPH07106280A (ja) | 半導体装置の製造方法 | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| JPS60254766A (ja) | ゲート電極およびｃｍｏｓ集積回路の製造方法 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JPH0493019A (ja) | 半導体装置の製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JPS6261345A (ja) | 半導体装置の製造方法 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPH04196442A (ja) | 半導体装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| KR100286341B1 (ko) | 모스트랜지스터제조방법 | |
| KR100256803B1 (ko) | 반도체 소자의 얇은 접합 형성방법 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPS63307778A (ja) | 半導体装置の製造方法 | |
| JPS63240017A (ja) | 半導体装置の製造方法 |