JPS60254766A - ゲート電極およびｃｍｏｓ集積回路の製造方法 - Google Patents

ゲート電極およびｃｍｏｓ集積回路の製造方法

Info

Publication number
JPS60254766A
JPS60254766A JP60109184A JP10918485A JPS60254766A JP S60254766 A JPS60254766 A JP S60254766A JP 60109184 A JP60109184 A JP 60109184A JP 10918485 A JP10918485 A JP 10918485A JP S60254766 A JPS60254766 A JP S60254766A
Authority
JP
Japan
Prior art keywords
layer
polysilicon
thickness
metal silicide
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60109184A
Other languages
English (en)
Other versions
JPH0620116B2 (ja
Inventor
フランツ、ネツプル
ウルリツヒ、シユワーベ
コンラート、ヒーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens Corp
Original Assignee
Siemens Schuckertwerke AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens Corp filed Critical Siemens Schuckertwerke AG
Publication of JPS60254766A publication Critical patent/JPS60254766A/ja
Publication of JPH0620116B2 publication Critical patent/JPH0620116B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高融点金属ケイ化物とドープされたポリシ
リコンとの二重層から成るゲーｂ゛電極の製造方法に関
するものである。このゲート電極は主として相補型Ｍ　
ＯＳ　Ｆ　Ｆｉ　Ｔ　（ＣＭ　ＯＳ　）集積回路に対す
るもので、そのソース・ドレン領域ハゲート電極の形成
後このゲート電極をマスクとするイオン注入によって作
られる。
〔従来の技術〕
集ｉＭ　Ｏ８回路においてアクセス時間トスイツチング
時間を短嬬するため、最近の技術ではｎ＋ポリシリコン
層の代りにリンを高ドープさｆ′したポリシリコンに高
融金属ケイ化物例えばニケイ化タンタル、ニケイ化タン
グステン又はケイ化モリブデンをかぶせた二重層が使用
される。この種の二重層はポリサイド、ｌ−呼げれ一卆
σ１匙妊７ｒ＋女蔚「、・）ヤーナル、バキューム、サ
イエンス、テクノロジー　（Ｊ、Ｖａｃ、Ｓｃｉ、　Ｔ
ｅｃｈｎｏｌ　）　Ｊ　Ｉ　７　（４）、１９８０年７
／８月、ｐ、７７５〜７９２）によって知ることができ
る。
ポリシリコン中のリン濃度が高いと比較的厚い酸化膜が
その上に形成され、ポリシリコン・シリサイド境界面の
再現性が悪くなる。その結果二ケイ化金属の精確な化学
量論組成の調製に必要なインターフェース反応を妨げ、
ポリサイドのエッチ特性と酸化特性の外に後続温度処理
に除してリンの減損にも影響を及ぼす。ポリサイド層内
のリン含有量の変動又はその場所による差異はエツチン
グの再現性を悪くし、特に加熱再酸化に際してポリサイ
ドの損傷を招く。この外にも比較的厚いポリシリコン層
はポリシリコン平面に不必要に高い段が生ずる原因とな
る。文献「ジャーナル、エレクトロケミカル、ンサイエ
テイ（Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ。
Ｓｏｃ、）　ＪＶｏｌ、ｔ２９．　Ｊ１６．６（１９８
２）、ｐ。
１３０７〜１５１２に明らかにされているように薄い層
でｉｄ：Ｒ化膜の破断が多ｂｏ更にポリシリコン層には
２種類の導電型を作るのは容易でないため０Ｍ０８回路
ではｐチャネル特性が比較的悪くなる（不利な仕事関数
）。一つのチップの上に金属ケイ化物無しにｎ＋ポリシ
リコンとｐ＋ポリシリコンを使用するとｎチャネルとｐ
チャネルのＭ　ＯＳ　Ｆ　Ｅ　Ｔに対して有利な仕事関
数のゲートが与えられるが、ｎ＋ポリノリコンとｐ＋ポ
リンリコンの間の金属ブリッジの製作とそれに対するマ
スキング工程段の追加が必、要となる。
ポリシリコン層の厚さに関する最少限の要求はニケイ化
モリブデン（ＭｏＳｉ２　）を含むポリサイドの製作の
場合、最初未ドープポリ／リコンを使用して二ケイ化モ
リブデンの析出後にリンのイオン注入によりドーグする
ことによって緩和される。
これによってポリシリコンとシリサイドの間に生ずる酸
化膜の厚さが減少する。又有害なインターフェース反応
が均等反応に置き換えられ、ゲート酸化膜の損傷は最早
生じない。これらの点の詳細は文献［ＶＬｓＩ技術に関
する１９８３年シンポジウムの技術論文要約Ｊ　（Ｄｉ
ｇｅｓｔ　ｏｆ　ｔｅｃｈ且。
ｐａｐｅｒｓ　ｏｆ　ｔｈｅ　１９８５　Ｓｙｍｐｏｓ
ｉｕｍ’ｏｎ　ＶＬＳＩ−ｔｅｃｈｎｏｌｏｇｙ、　Ｈ
ａｗａｉ）のＰａｐｅｒ　７−７、ｐ。
９８／９９　に記載されている。
冒頭に挙げた種類の方法は特開昭６０−７２７５９号公
報に記載されているものであるが、そこではｐチャネル
特性は有利な仕事関数を示すケイ化物ゲートの使用によ
シ低いしきい値電圧の下ＩＣ改善されるが、ポリシリコ
ン・５ｉ０２間境界面のよく知られた良好なＭＯ８特性
は断念しなければならない。
〔発明が解決しようとする問題点〕
この発明の目的は、再現性の悪いポリシリコン・シリサ
イド境界面の形成を伴うことなく一つのチップ上にｎ＋
ポリシリコン（ｎチャネル）とｐ＋ポリシリコン（ｐチ
ャネル）のポリサイドゲートを大きな技術的負担無しに
作ることができる方法を提供することである。更にデバ
イスのブレーナ化の妨害となる厚い層の析出が避けられ
るようにすることもこの発明の目的である。
〔問題点の解決手段〕
この目的は冒頭に挙げた方法において次の工程を採用す
ることによって達成される。
（ａ）　まず未ドープポリシリコンの層をゲート酸化膜
で覆われた基板表面に析出させる。
（ｂ）　その上に金属ケイ化物層を形成させる。
（Ｃ）　このポリサイド二重層に構造を作る。
（ｄ）　能力の導電型部分をマスクしてそれぞれのソー
ス・ドレン領賊にイオン注入し、その際金属ケイ化物層
も対応してドープする。
（θ）中間酸化膜の析出後熱処理によってイオン注入に
よって入れられたドーパントを金属ケイ化物からポリシ
リコン内に拡散侵入させる。
〔発明の効果〕
この発明によれば？ポリシリコンとｐ＋ポリ／リコンを
倉むポリサイドゲートを備えるＣＭＯＢ過程が著しく簡
単化され、２回のソース・ドレン・・ｆオン注入により
ｎチャネルならびにｐチャネルトランジスタのゲートの
ケイ化物に注入されたドーパント例えばヒ素、リン又は
ホウ素が続いて行われる温度処理によりケイ化物の下に
置かれたポリシリコンに押し込まれる。ポリシリコンの
ｎ部分とｐ＋部分は予め金属ケイ化物によって短絡され
ている。ニケイ化メンタルを使用する場合ケイ化物から
シリコンへのドー・（ントの拡散侵入は二次イオン質量
分析と電気測定によって確認されている。リンを使用す
る場合にはドライブインに際してケイ化物表面を通して
のドーパントの逸出を阻止するためドライブインに先立
ってケイ化物表面を酸化膜で覆う・２・要がある。ホウ
素を使用する場合には熱酸化によって作られた酸化物を
完全に除去する必要があるが、これは例えばケイ化物析
出装置内で過剰エッチすることによって実施される。例
えばスパッタリング過程による場合にはスパッタエッチ
する。
金属ケイ化物の析出後にポリシリコンのドーピングを行
うとポリシリコンと金属ケイ化物とを装置に空気を入れ
ることなく順次に析出させることができる。これは例え
ばシリコンとタンタル／シリコンとの同時蒸着あるいは
シリコンとニケイ化タンタルとの同時スパッタリングあ
るいはシリコンの気相析出（ＣＶＤ）とニケイ化タンタ
ルのＣＶＤの併用によって実現する。これによって清純
で酸化物を含まない境界層が再現性良く形成される。最
後のＣＶＤ法の併用は最高純度のシリコンとケイ化物と
の間の最純境界面と最良の縁端被覆の実現を１能にする
。
この発明による０ＭＯ８−ポリサイ−ド過程の利点は次
のようにまとめることができる。
（１）　ポリシリコン・Ｓ４０２境界面の永続維持。
（２）ポリシリコンとケイ化物の同時析出可能性。
（３）　ポリシリコンとケイ化物間に酸化膜の発生が最
小であるか皆無であること。
（４）　薄いポリシリコン膜による良好なプレーナ化（
段の高さが僅小）。
（５）ｎ＋ならびｐ１散領域への埋込み接触の可能性。
（６）　ドーパント濃度の変動が無くケイ化物・ポリシ
リコン境界面の異る品質のためポリサイド構造化と再酸
化が容易となる。
（７）一つのチップ上にｐ＋型とｎ＋型ポリサイドの実
現が簡略化され、ゲート材料の仕事関数がトランジスタ
の型式に適合する。
（８）ｐ＋ポリシリコンをゲート材料とすることにより
仕事関数が適正なものとなり、ｐチャネル特性が最良と
なる。
これらは（７）と（８）に挙げた利点に至るまでＮＭＯ
８過程においても発揮される。
この発明の（・の他の実施態様特ｉｃ　ＣＭ　ＯＳ装置
の製作に適した工程は特許請求の範囲第２項以下に示さ
れている。
〔実施例〕
この発明による製造工程の主要段階に訃いてのデバイス
の断面を示す第１図乃至第５図についてＣＭＯ６製造過
程を説明する。
ｒ３１図において、ｎ＋ドープンリコン結晶１、ｎ″ド
ープエピタキシヤル層２層２内に作られたｐｍ皿状領域
５とｎ型皿状領域８、これらの領域の上に形成されたフ
ィールド酸化膜区域７から成るデバイスの上に全面的に
設けられたゲート酸化膜１５の厚さが３０　ｎｍ　Ｋ調
整される。これに続いてこの発明の方法の第一段階とし
て未ドープポリシリコン層３をＣＶＤ法により例えば５
Ｑｎｍの厚さに析出させ、その上にニケイ化タンタル層
４を同じ（ＣＶＤ法により厚さ約２００ｎｍに祈出させ
る。最初のポリシリコン層はこの発明により未ドープで
あるから、層３，４は一つの製造設備内に〉いて空気に
触れることなく順次に析出させることができる。これに
よって酸化物を含まない清純な境界層を再現性良く作る
ことができる。
第２図において、未ドープポリ７リコン６と二ケイ化タ
ンタル４から成るポリサイド層の構造化は、フォトレジ
ストマスクを使用し反応性のイオン・エツチング例えば
塩素・三塩化ホウ素混合工ツチングによって実施される
。ニケイ化タンタル層４，１４の結晶化は９００℃２０
分間の熱処理によって実施され、第２図に示した構造と
なる。
第３図においてゲート３，４；１３，１４の構造化に続
いてｐ型１ｍ状領域５内のｎチャネルトランジスタの区
域を覆うフォトレジスト構造６が設けられ、ｎ型皿状領
域８内にｐチャネル・トランジスタのソース・ドレン領
域１１を作るホウ素イオン注入９が注入イオン面密度５
　Ｘ　Ｉ　０１５ｃｍ−２、イオンエネルギー２５ｋｅ
Ｖをもって実施される。
その際同時にホウ素がｐチャネル・トランジスタのケイ
化メンタル層１４にも注入される。
第４図において、フォトレジスト構造６を浴解＠去した
後ｒ１型皿状領峨８内のｐチャネル・トランジスタ区域
を覆うフォトレジスト構造１ｏが設けられ、イオン面密
度５　Ｘ　１０１５ｏｎ’−２、エネルギー８０ｋｅＶ
のヒ素イオン注入１７によりｎチャネル・トランジスタ
のソース・ドレン領域１２が作られ、その際同時にケイ
化メンタル層４がドーグさｔＬる。
第５図において、フォトレジスト構造１ｏを除去し、厚
さ７００ｎｍの５１０２中間酸化膜１６を設けた後窒素
・水素雰囲気中９００℃、６０分の熱処理により注入さ
れたホウ素イオンとヒ素イオンの押し込み（９，１７）
が実施される。これによ、０てｐチャネル・トランジス
タのソース・ドレン領域１１とｎチャネル・トランジス
タのソース・ドレン領域１２が形成され、同時にケイ化
メンタル層４．１４からポリンリコン層３．＋３へのド
ーパントの拡散侵入が実現する。
以後のデバイス製造過程例えば接触孔の形成、金属導体
路面の作製等は公知の０ＭＯ８製造工程に従って行われ
る。
【図面の簡単な説明】
第１図乃至第５図はこの発明の製造工程の主要段階にお
いてのデバイスの断面構造を示すもので、１はシリコン
結晶基板、２はエピタキシャル成長層、７はフィールド
酸化源、６と１３はポリ、７９１７層、４と１４はニケ
イ化タンタル層、１１はｐチー）・ネル・トランジスタ
のソース・ドレン領域、１２はｎチャネル・トランジス
タのソース・ドレノ領ｌ或、１６は中間酸化膜である。

Claims (1)

  1. 【特許請求の範囲】 １）次の工程； （ａ）　赤ドープポリシリコン層（１１３）をゲート醗
    化膜（１５）で覆われた基板表面（１，２，５，７，８
    ）に析出させる、（ｔｌ）その上に金属ケイ化物層（４
    ，１４）をとりつける、 （Ｃ）　ポリシリコンニ重層（３，４，１３，１４）に
    構造を作る、 （、ｉ）　それぞれマスク（ｉｓ、１０）を使用するイ
    オン注入によりソース・ドレン領域（１１゜１２）を異
    るチャネル型に対応してドーグし、その際金属ケイ化物
    層（４，１４）もそれに応じてドーグする、 （ｅ）中間酸比膜（１６）の析出後温度処理によりイオ
    ン注入（９，１７）によって入れられたドーパントを金
    属ケイ化物層（４゜１４〕からポリシリコン層（３，１
    ３）に拡散侵入させる によることを特徴とする高融点金属ケイ化物とドープさ
    れたポリシリコンとの二重層から成るゲート電極の製造
    方法。 ２）ポリシリコン二重層（３，４，４３，１４）が蒸着
    、スパッタリング又はＣＶＤ法によって作られることを
    特徴とする特許請求の範囲第１項記載の方法。 ３）未ドープポリシリコン層（３，１３）の厚さを３０
    ０ｍｍ以下に調整することを特徴とする特許請求の範囲
    第１項又は第２項記載の方法。 ４）最初に設けられるポリシリコン層（３，１３）の厚
    さを２０ｎｍから３００ｎｍの間に調整し、金属ケイ化
    物層（４，ｉ４）の厚さを１００乃至４００ｎｍの範囲
    に調整することを特徴とする特許請求の範囲第１項乃至
    第３項の一つに記載の方法。 ５）金属ケイ化物としてタンタノへモリブデン、タング
    ステン又はチタンの二ケイ化物が使用さ；することを特
    徴とする特許請求の範囲第１項乃至第４項の一つに記載
    の方法。 ６）イオン注入（’？、１７）に対してヒ素、リンおよ
    びホウ素がドーパントとして使用されることを特徴とす
    る特許請求の範囲第１項乃至第５項の一つに記載の方法
    。 ７）次の工程段： （ａ）　ゲート酸化膜（１５）を備え、ｎ又はｐ皿状区
    １４（５，８）とフィールド酸化膜区域（７）を含む基
    板（１，２）上に未ドープのポリシリコン層（３）　ヲ
    約５０　ｎｍｃ７）厚さに析出させる、 （ｂ）　二ケイ化タンタルの層（４）を２００　ｎｍ程
    度の厚さに析出させる、 （Ｃ）　ポリシリコン層（３；１３）とニケイ化タンタ
    ル層（４；１４）から成る二重層にフォトリングラフィ
    により構造を作る、 （ａ）９００℃付近の温度でのテンパー処理を、実殉し
    てニケイ化タンタルを結晶化する、（θ）　ｎチャネル
    区域を被覆する第一７オドレジスト過程を実施する、 （ｆ）　ｐチャネルトランジスタのソース・ドレノ領滅
    （１１）の形成とケイ化タンタル層（１４）のホウ素ド
    ーピングのため注入面密度５　Ｘ　１０”％＋−２，エ
    ネルギー２５　ｋｅＶでホウ素イオン注入（９）を実施
    する、 （ｇ）　第一７オドレジスト・マスク（６）の溶解除去
    後ｐチャネル区域の被覆のため第二フォトレジスト技術
    （１ｏ）を実施する、（ｈ）　ｎチャネル・トランジス
    タのソース・ドｖン領域（１２）の形成とケイ化タンタ
    ル層（４）のｎ＋ドーピングのためヒ素又はリンイオン
    注入（１７）を面密度５　Ｘ　１０１５Ｉ？ｍ−２，イ
    オンエネルギー８０　ｋｅＶで実施する、 （ｉ）　中間酸化膜（１６）を７００ｎｒｎ程度の厚さ
    に設ける、 （Ｊ　工程段（ｆ）と（ｈ）で注入されたイオンの中特
    にケイ化タンタル層（４，１４）からのものをその下の
    ポリシリコン層（３，１３）内に拡散侵入させるため９
    ００℃付近の温度の熱処理を実施する によることを特徴とするゲート酸化１１（１５）の形成
    と絶縁分離酸化膜（１６）および導体路面の形成までは
    公知の０ＭＯ８技術により、残りの工程は特許請求の範
    囲第１項乃至第６項の一つによるｎチャネル・トランジ
    スタとｐチャネルトランジスタとを含むＣＭＯＢ集積回
    路の製造方法。 ８）ポリシリコンとニケイ化タンタルの二重層（３，４
    ；１３．’１４）がＣＶＤ法によッテ作られることを特
    徴とする特許請求の範囲第７項記載の方法。 ９）工程段（ｊ）Ｋおける温度処理が窒素・水素雰■俺
    由／ｌ）？Ｊ−家Ａｎな朋宋°給七ｈス？シシ賂徴七す
    る特許請求の範囲第７項又は第８項記載の方法。
JP60109184A 1984-05-22 1985-05-21 ゲート電極およびｃｍｏｓ集積回路の製造方法 Expired - Fee Related JPH0620116B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3419034.1 1984-05-22
DE3419034 1984-05-22

Publications (2)

Publication Number Publication Date
JPS60254766A true JPS60254766A (ja) 1985-12-16
JPH0620116B2 JPH0620116B2 (ja) 1994-03-16

Family

ID=6236550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60109184A Expired - Fee Related JPH0620116B2 (ja) 1984-05-22 1985-05-21 ゲート電極およびｃｍｏｓ集積回路の製造方法

Country Status (6)

Country Link
US (1) US4640844A (ja)
EP (1) EP0163871B1 (ja)
JP (1) JPH0620116B2 (ja)
AT (1) ATE33323T1 (ja)
CA (1) CA1228681A (ja)
DE (1) DE3562060D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183117A (ja) * 1991-06-21 1993-07-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH07122649A (ja) * 1993-10-26 1995-05-12 Matsushita Electric Ind Co Ltd Ｃｍｏｓトランジスタの製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740479A (en) * 1985-07-05 1988-04-26 Siemens Aktiengesellschaft Method for the manufacture of cross-couplings between n-channel and p-channel CMOS field effect transistors of static write-read memories
US4782033A (en) * 1985-11-27 1988-11-01 Siemens Aktiengesellschaft Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate
DE3677005D1 (de) * 1986-05-06 1991-02-21 Ibm Deutschland Maske fuer die ionen-, elektronen- oder roentgenstrahllithographie und verfahren zur ihrer herstellung.
EP0248988B1 (de) * 1986-06-10 1990-10-31 Siemens Aktiengesellschaft Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
EP0309542A1 (en) * 1987-03-30 1989-04-05 EASTMAN KODAK COMPANY (a New Jersey corporation) Charge-coupled device with dual layer electrodes
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US4764481A (en) * 1987-08-24 1988-08-16 Delco Electronics Corporation Grown side-wall silicided source/drain self-align CMOS fabrication process
KR900008868B1 (ko) * 1987-09-30 1990-12-11 삼성전자 주식회사 저항성 접촉을 갖는 반도체 장치의 제조방법
US4859278A (en) * 1988-08-11 1989-08-22 Xerox Corporation Fabrication of high resistive loads utilizing a single level polycide process
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
DE69006978T2 (de) * 1989-08-24 1994-06-09 Delco Electronics Corp MOSFET-Verarmungsanordnung.
US4992391A (en) * 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
DE59010362D1 (de) * 1990-10-23 1996-07-11 Siemens Ag Verfahren zur Herstellung einer dotierten Polyzidschicht auf einem Halbleitersubstrat
US5355010A (en) * 1991-06-21 1994-10-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a dual type polycide layer comprising a uniformly p-type doped silicide
US5510146A (en) * 1991-07-16 1996-04-23 Seiko Epson Corporation CVD apparatus, method of forming semiconductor film, and method of fabricating thin-film semiconductor device
US5341014A (en) * 1992-01-07 1994-08-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a method of fabricating the same
KR100386235B1 (ko) * 1994-07-15 2003-08-06 엘지전자 주식회사 액정표시판넬제조방법
US5633036A (en) * 1995-04-21 1997-05-27 The Board Of Trustees Of The University Of Illinois Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions
US5885871A (en) * 1997-07-31 1999-03-23 Stmicrolelectronics, Inc. Method of making EEPROM cell structure
US6191018B1 (en) 1999-01-04 2001-02-20 Taiwan Semiconductor Manufacturing Company Method for selective resistivity adjustment of polycide lines for enhanced design flexibility and improved space utilization in sub-micron integrated circuits
KR100370907B1 (ko) 1999-05-12 2003-02-05 아사히 가세이 마이크로시스템 가부시끼가이샤 반도체 장치의 제조 방법
US8673716B2 (en) 2002-04-08 2014-03-18 Spansion Llc Memory manufacturing process with bitline isolation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843556A (ja) * 1981-09-08 1983-03-14 Toshiba Corp 相補型半導体装置の製造方法
JPS60775A (ja) * 1983-06-16 1985-01-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
US4362597A (en) * 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
DE3330851A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843556A (ja) * 1981-09-08 1983-03-14 Toshiba Corp 相補型半導体装置の製造方法
JPS60775A (ja) * 1983-06-16 1985-01-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183117A (ja) * 1991-06-21 1993-07-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH07122649A (ja) * 1993-10-26 1995-05-12 Matsushita Electric Ind Co Ltd Ｃｍｏｓトランジスタの製造方法

Also Published As

Publication number Publication date
US4640844A (en) 1987-02-03
JPH0620116B2 (ja) 1994-03-16
EP0163871B1 (de) 1988-03-30
EP0163871A1 (de) 1985-12-11
ATE33323T1 (de) 1988-04-15
CA1228681A (en) 1987-10-27
DE3562060D1 (en) 1988-05-05

Similar Documents

Publication Publication Date Title
JP3469251B2 (ja) 半導体装置の製造方法
JP2857006B2 (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH07202195A (ja) 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法
JPS6072272A (ja) 半導体装置の製造方法
JPH0620116B2 (ja) ゲート電極およびｃｍｏｓ集積回路の製造方法
JPS63314868A (ja) Ｍｏｓ半導体装置の製造方法
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
KR100289372B1 (ko) 폴리사이드 형성방법
JPS60113472A (ja) 半導体装置の製造方法
JPS627165A (ja) 半導体装置の製造方法
JPH1064898A (ja) 半導体装置の製造方法
JPS60198814A (ja) 半導体装置の製造方法
JPS6161544B2 (ja)
JPS6165470A (ja) 半導体集積回路装置
JP2582337B2 (ja) 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法
JPH06163576A (ja) 半導体装置の製造方法
JPS5936941A (ja) 半導体装置の製造方法
JPH047094B2 (ja)
JP3147374B2 (ja) 半導体装置
JPH04219928A (ja) 半導体装置の製造方法
JPH02304934A (ja) Ｍｉｓ型トランジスタの製造方法
JPS5931230B2 (ja) Ｍｏｓ型半導体集積回路の製造方法
JPS6151959A (ja) 半導体装置の製造方法
JPS6097668A (ja) 半導体装置及びその製造方法
JPH09252056A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees