JPH0493035A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH0493035A JPH0493035A JP2212233A JP21223390A JPH0493035A JP H0493035 A JPH0493035 A JP H0493035A JP 2212233 A JP2212233 A JP 2212233A JP 21223390 A JP21223390 A JP 21223390A JP H0493035 A JPH0493035 A JP H0493035A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- gaas
- bipolar transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、バイポーラトランジスタのコレクタ構造を改
良した、高電流動作時の特性改良に関するものである。
良した、高電流動作時の特性改良に関するものである。
〈従来の技術〉
従来、バイポーラ１−ランジヌタのコレクタは、均一な
不純物濃度のエピタキシャルで形成された半導体層の構
造であった。そして、そのバイポーラトランジスタのエ
ミッタ及びベース領域は、上記のコレクタ層の上に更に
、エピタキシャル成畏で形成するか、又は、前記のエピ
タキシャル層に所定の不純物を拡散して形成していた。
不純物濃度のエピタキシャルで形成された半導体層の構
造であった。そして、そのバイポーラトランジスタのエ
ミッタ及びベース領域は、上記のコレクタ層の上に更に
、エピタキシャル成畏で形成するか、又は、前記のエピ
タキシャル層に所定の不純物を拡散して形成していた。
以上で説明した従来のバイポーラトランジスタの一例の
構成を断面図で示したのが第４図である。
構成を断面図で示したのが第４図である。
この第４図は、半絶縁性ＧａＡｓ基板２１の上に、順次
、ｎ＋−ＧａＡｓサブコレクタ２２ 、 ｎ −ＧａＡ
ｓコレクタＮ２３．ｐ−ＧａＡｓベース層２４．ｎＡｊ
？ＧａＡｓ エミッタ層２５．ｎ″−−ＧａＡｓキャッ
プ１曽２６を積層した構成で、それぞれ層２２２層２４
及び層２６に、コレクタ電照２９．ベース電（返２８及
びエミッタ電極２７をオーミック接続していた。
、ｎ＋−ＧａＡｓサブコレクタ２２ 、 ｎ −ＧａＡ
ｓコレクタＮ２３．ｐ−ＧａＡｓベース層２４．ｎＡｊ
？ＧａＡｓ エミッタ層２５．ｎ″−−ＧａＡｓキャッ
プ１曽２６を積層した構成で、それぞれ層２２２層２４
及び層２６に、コレクタ電照２９．ベース電（返２８及
びエミッタ電極２７をオーミック接続していた。
〈発明が解決しようとする課題〉
以」二で説明した従来の構造のバイポーラトランジスタ
は、そのｌ−ランジヌタを高電流領域で動作させたとき
、そのコレクタ層２３を流れる電荷によって生成した電
界によりベース領域との境界がコレクタ領域内に移動す
るカーク（Ｋｉｒｋ）効果の問題があった。このカーク
効果を説明するのが第２図で、その第２図（ａ）にバイ
ポーラトランジスタの各層を示し、第２図（ｂ）にその
コレクタ層での電界の状態を示している。この電界の図
で点線はそのコレクタ）曽内のイオン化不純物による電
界であり、−点鎖線はその層を流れる電荷によって形成
される電界であり、実線がその２つの電界を総合した実
効電界を示している。このように従来のバイポーラトラ
ンジスタは高電流になるとそのベースの境界が移動しや
すい構造であることが分る。
は、そのｌ−ランジヌタを高電流領域で動作させたとき
、そのコレクタ層２３を流れる電荷によって生成した電
界によりベース領域との境界がコレクタ領域内に移動す
るカーク（Ｋｉｒｋ）効果の問題があった。このカーク
効果を説明するのが第２図で、その第２図（ａ）にバイ
ポーラトランジスタの各層を示し、第２図（ｂ）にその
コレクタ層での電界の状態を示している。この電界の図
で点線はそのコレクタ）曽内のイオン化不純物による電
界であり、−点鎖線はその層を流れる電荷によって形成
される電界であり、実線がその２つの電界を総合した実
効電界を示している。このように従来のバイポーラトラ
ンジスタは高電流になるとそのベースの境界が移動しや
すい構造であることが分る。
イ
以上のようなカーク効果は、そのバイポーラトランジス
タの静的、及び、高周波特性を低下させていた。以上の
問題を抑制するには、コレクタ層に高レベルの不純物を
添加する方法もあるが、これによυそのトランジスタの
ブレークタウン電圧と、低電流及び高周波領域の特性を
低下させることになる。
タの静的、及び、高周波特性を低下させていた。以上の
問題を抑制するには、コレクタ層に高レベルの不純物を
添加する方法もあるが、これによυそのトランジスタの
ブレークタウン電圧と、低電流及び高周波領域の特性を
低下させることになる。
本発明は、以上で説明した従来のバイポーラトランジス
タがもつ課題を解消して、カーク効果の発生を防ぎ、か
つ、トランジスタとしての特性を低下させない構造のバ
イポーラトランジスタを提供することを目的としている
。
タがもつ課題を解消して、カーク効果の発生を防ぎ、か
つ、トランジスタとしての特性を低下させない構造のバ
イポーラトランジスタを提供することを目的としている
。
く課題を解決するための手段〉
以上で説明した本発明の目的を達成する方法は、二層構
造のコレクタにしたバイポーラトランジスタで、コレク
タ層のベース層に接した層を他のコレクタ層より高濃度
の不純物ドーピングをするものである。
造のコレクタにしたバイポーラトランジスタで、コレク
タ層のベース層に接した層を他のコレクタ層より高濃度
の不純物ドーピングをするものである。
〈作 用〉
上記で説明したように本発明のコレクタ構成のバイポー
ラトランジスタは、比較的高いブリーフダウン電圧を保
ち、かつ、低電流や高周波での特のコレクタの空間電荷
領域の電界を示したのが第１図である１、この第１図も
従来例の説明の第２図と同じ記号と方法で示されており
、点線で示したのは固定したイオン化不純物による電界
で、−点鎖線は飽和速度におけるドリフト輸送を想定し
た移動電荷による電界の方向に合わせている。
ラトランジスタは、比較的高いブリーフダウン電圧を保
ち、かつ、低電流や高周波での特のコレクタの空間電荷
領域の電界を示したのが第１図である１、この第１図も
従来例の説明の第２図と同じ記号と方法で示されており
、点線で示したのは固定したイオン化不純物による電界
で、−点鎖線は飽和速度におけるドリフト輸送を想定し
た移動電荷による電界の方向に合わせている。
この第２図は、従来のバイポーラトランジスタと異なυ
ベースとコレクタの冶金的接合部の近辺に固定不純物電
荷が高濃度に存在していて、ベース移動を開始させるし
きい値電流ｆｉｉｉを高くしている。しかも、低電流の
ときは、従来の均一にドープしたコレクタのデイプレッ
ション領域と同じ厚さのデイプレッション領域になる。
ベースとコレクタの冶金的接合部の近辺に固定不純物電
荷が高濃度に存在していて、ベース移動を開始させるし
きい値電流ｆｉｉｉを高くしている。しかも、低電流の
ときは、従来の均一にドープしたコレクタのデイプレッ
ション領域と同じ厚さのデイプレッション領域になる。
従って、低電流のときはコレクタの２層構造の効果から
従来のように高電界勾配での容量増加がなくなる。
従来のように高電界勾配での容量増加がなくなる。
〈実施例〉
本発明のバイポーラトランジスタの実施例を図面全参照
して説明する。
して説明する。
第３図に示したのは、ＧａＡｓ層とＡｊ？ＧａＡｓ層の
へテロ接合で形成したバイポーラトランジスタのコレク
タ層を２層構造にした実施例の断面図である。
へテロ接合で形成したバイポーラトランジスタのコレク
タ層を２層構造にした実施例の断面図である。
この第３図で番号を付けた半導体と金属の各層は次のよ
うに、半絶縁性ＧａＡｓ基板１１、ｎ＋ＧａＡｓ層１２
、ｎ−ＧａＡｓ層１Ｂ＋ｎ−ＧａＡｓ層１４ 、 ｐ
＋−ＧａＡｓ ／Ｊ’ １５ 、 ｎ−ＡｌＧａＡｓ層
１６、ｎ＋−ＧａＡｓ層１７．エミッタにオーミック接
続した膜（エミッタ電極）１８．ベースにオーミック接
続した膜（ベース電極）１９．及びコレクタにオーミッ
ク接続した膜（コレクタ電極）１１０である。
うに、半絶縁性ＧａＡｓ基板１１、ｎ＋ＧａＡｓ層１２
、ｎ−ＧａＡｓ層１Ｂ＋ｎ−ＧａＡｓ層１４ 、 ｐ
＋−ＧａＡｓ ／Ｊ’ １５ 、 ｎ−ＡｌＧａＡｓ層
１６、ｎ＋−ＧａＡｓ層１７．エミッタにオーミック接
続した膜（エミッタ電極）１８．ベースにオーミック接
続した膜（ベース電極）１９．及びコレクタにオーミッ
ク接続した膜（コレクタ電極）１１０である。
以上と同様にして、従来のデバイスの構造を断面図で示
しているのが第４図である。この第３図と第４図を比較
すれば分るように、本発明は従来のデバイスのコレクタ
層２３が１層であったのを、コレクタ層１１．１４の２
層にした構成のみが異っている。
しているのが第４図である。この第３図と第４図を比較
すれば分るように、本発明は従来のデバイスのコレクタ
層２３が１層であったのを、コレクタ層１１．１４の２
層にした構成のみが異っている。
本実施例で、先ず（１００）面の半絶縁性ＧａＡｓ基板
１１上にＭＢＥ、又は、ＭＯＣＶＤによるエピタキシャ
ル成長でデバイスの構造を形成している。
１１上にＭＢＥ、又は、ＭＯＣＶＤによるエピタキシャ
ル成長でデバイスの構造を形成している。
先ず、前記基板１１上にｎ＋−ＧａＡｓ （Ｓｉドープ
でｎ＝５Ｘ１０１８ｃｍ′３）のサブコレクタ層１２を
成長させ、続いて、ＧａＡｓ （Ｓｉドープでｎ７Ｘ１
０ｃｍ）の第１コレクタ層１８．ＧａＡｓ（Ｓｉドープ
でｎ ＝ ３ Ｘ １０” ｃｍ３）の第２コレクタ層
１４．ＧａＡｓ （Ｚｎドープでｐ ＝ Ｉ Ｘ １０
１９ｃｍ３）のべ−７，層１５ 、 Ａ７？。、３Ｇａ
ｏ、７ＡＳ （Ｓ ｉ ドープでｎ＝５Ｘ１０ ｃ
ｍ ）のエミッタ層１６．及びＧａＡｓ （Ｓｉドー
プでｎ ＝ ５ Ｘ １０１８ｃｍ３）のキａｒツブ層
１７を積層した状態を示したのが第５図（ａ）である。
でｎ＝５Ｘ１０１８ｃｍ′３）のサブコレクタ層１２を
成長させ、続いて、ＧａＡｓ （Ｓｉドープでｎ７Ｘ１
０ｃｍ）の第１コレクタ層１８．ＧａＡｓ（Ｓｉドープ
でｎ ＝ ３ Ｘ １０” ｃｍ３）の第２コレクタ層
１４．ＧａＡｓ （Ｚｎドープでｐ ＝ Ｉ Ｘ １０
１９ｃｍ３）のべ−７，層１５ 、 Ａ７？。、３Ｇａ
ｏ、７ＡＳ （Ｓ ｉ ドープでｎ＝５Ｘ１０ ｃ
ｍ ）のエミッタ層１６．及びＧａＡｓ （Ｓｉドー
プでｎ ＝ ５ Ｘ １０１８ｃｍ３）のキａｒツブ層
１７を積層した状態を示したのが第５図（ａ）である。
続いて電極形成のオーミック接合を得るためＡｕ −Ｇ
ｅ ／ Ｎｉ ／ Ａｕの積層金属膜からなるエミッタ
電極１８とコレクタ電１ｋｌＩＯ５及び、Ａｕ−Ｚ ｎ
／ Ａｕからなるベース電極１９を次のようにして作
製する。
ｅ ／ Ｎｉ ／ Ａｕの積層金属膜からなるエミッタ
電極１８とコレクタ電１ｋｌＩＯ５及び、Ａｕ−Ｚ ｎ
／ Ａｕからなるベース電極１９を次のようにして作
製する。
キャップ層１７上に、蒸着とリフトオフ法を用いてエミ
ツタ層１６にオーミック接合する金属膜１８を形成し、
この金属膜を覆うフォトレジスト膜１１１の形成した上
、この層１１１をマスクにしてキャップ層１７とエミツ
タ層１６をエツチングで除去し、第５図（ｂ）の状態に
する。次に、蒸着とリフトオフによりオーミック接合の
金属膜からなるベース電極１９を形成し、再度、ベース
電極１９を覆うフォトレジスト膜１１１を形成し、この
層１１１をマスクにして、ベース！１５． 第２コレク
タ層１４、及び、第１コレクク層１３をエツチングで除
去した状態全示したのが第５図（ｃ）である。最後に、
蒸着とリフトオフ法によフサブコレクタ層１２にオーミ
ック接合する金属膜のコレクタ電極１１０を形成したの
が第５図（ｄ）であり、これは前記で説明した第３図に
示した構成と同じである。従って、本実施例で作製した
バイポーラ１−ランジスタのコレクタ層の動作時の電界
は第１図で説明した分布になシ、従来のバイポーラトラ
ンジスタよりカーク効果発生のしきい値電流が高くなり
、本発明の効果が得られる。
ツタ層１６にオーミック接合する金属膜１８を形成し、
この金属膜を覆うフォトレジスト膜１１１の形成した上
、この層１１１をマスクにしてキャップ層１７とエミツ
タ層１６をエツチングで除去し、第５図（ｂ）の状態に
する。次に、蒸着とリフトオフによりオーミック接合の
金属膜からなるベース電極１９を形成し、再度、ベース
電極１９を覆うフォトレジスト膜１１１を形成し、この
層１１１をマスクにして、ベース！１５． 第２コレク
タ層１４、及び、第１コレクク層１３をエツチングで除
去した状態全示したのが第５図（ｃ）である。最後に、
蒸着とリフトオフ法によフサブコレクタ層１２にオーミ
ック接合する金属膜のコレクタ電極１１０を形成したの
が第５図（ｄ）であり、これは前記で説明した第３図に
示した構成と同じである。従って、本実施例で作製した
バイポーラ１−ランジスタのコレクタ層の動作時の電界
は第１図で説明した分布になシ、従来のバイポーラトラ
ンジスタよりカーク効果発生のしきい値電流が高くなり
、本発明の効果が得られる。
以上は、本発明を実施例によって説明したが、本発明は
、本発明は実施例によって限定されるものでなく、実施
例に示したｎｐｎバイポーラトランジスタは、同様な２
層のコレクタ構成にしたｐｎｐバイポーラトランジスタ
にしてもよく、又、このデバイヌの製造も実施例で示し
た良好な特性になるエピタキシャル成長法だけでなく熱
拡散やイオン注入法等を用いてもよく、又、それらの製
造技術全組合せて用いてもよい。更にデバイヌに用いる
材料も実施例以外の化合物半導体や８１等、そのバイポ
ーラトランジスタの使用目的によって選択することがで
きる。
、本発明は実施例によって限定されるものでなく、実施
例に示したｎｐｎバイポーラトランジスタは、同様な２
層のコレクタ構成にしたｐｎｐバイポーラトランジスタ
にしてもよく、又、このデバイヌの製造も実施例で示し
た良好な特性になるエピタキシャル成長法だけでなく熱
拡散やイオン注入法等を用いてもよく、又、それらの製
造技術全組合せて用いてもよい。更にデバイヌに用いる
材料も実施例以外の化合物半導体や８１等、そのバイポ
ーラトランジスタの使用目的によって選択することがで
きる。
〈発明の効果〉
以上で説明したように本発明の２層コレクタ構造のバイ
ポーラトランジスタは、従来のバイポーラトランジスタ
の製造工程を少し変えるだけで、高いブリーフダウン電
圧と、良好な低電流、及び、高周波特性を保ち、かつ、
カーク効果に対し高いしきい値電流をもたせることがで
きる。
ポーラトランジスタは、従来のバイポーラトランジスタ
の製造工程を少し変えるだけで、高いブリーフダウン電
圧と、良好な低電流、及び、高周波特性を保ち、かつ、
カーク効果に対し高いしきい値電流をもたせることがで
きる。
従って、高電流領域でも良好な特性のバイポーラトラン
ジスタになる。
ジスタになる。
第１図は本発明のバイポーラトランジスタのコレクタ層
の電界分布を示す図、第２図は従来のバイポーラトラン
ジスタのコレクタ層の電界分布を示す図、第３図は本発
明のバイポーラトランジスタの実施例の概要構造を示す
断面図、第４図は従来のバイポーラトランジスタの概要
構造を示す断面図、第５図は本発明のバイポーラトラン
ジスタの実施例の製造工程を示す図である。 １１．２１・・・基板、 １２．２２・・・サブコレク
タ層、 １３・・・第１コレクタ層、 １４・・・第２
コレクタ層、 １５．２４・・・ベース層、 １６゜
２５・・・エミツタ層、 １７．２６・・・キャップ
層、１８．２７・・・エミッタ電憧、 １９．２８・
・・ベース電極、 １１０．２９・・・コレクタ電極
、２３・・・単１コレクタ層、 １１１・・・フォト
レジスト膜。
の電界分布を示す図、第２図は従来のバイポーラトラン
ジスタのコレクタ層の電界分布を示す図、第３図は本発
明のバイポーラトランジスタの実施例の概要構造を示す
断面図、第４図は従来のバイポーラトランジスタの概要
構造を示す断面図、第５図は本発明のバイポーラトラン
ジスタの実施例の製造工程を示す図である。 １１．２１・・・基板、 １２．２２・・・サブコレク
タ層、 １３・・・第１コレクタ層、 １４・・・第２
コレクタ層、 １５．２４・・・ベース層、 １６゜
２５・・・エミツタ層、 １７．２６・・・キャップ
層、１８．２７・・・エミッタ電憧、 １９．２８・
・・ベース電極、 １１０．２９・・・コレクタ電極
、２３・・・単１コレクタ層、 １１１・・・フォト
レジスト膜。
Claims (1)
- 【特許請求の範囲】 １、ベース層に接続して、順次、第２のコレクタ層と第
１のコレクタ層が形成された２層コレクタ構成のバイポ
ーラトランジスタにおいて、前記第２のコレクタ層を前
記第１のコレクタ層より高い不純物濃度にしたことを特
徴とするバイポーラトランジスタ。 ２、前記バイポーラトランジスタを構成する各層が、エ
ピタキシャル成長で形成されたことを特徴とする請求項
１記載のバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212233A JP2829105B2 (ja) | 1990-08-08 | 1990-08-08 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212233A JP2829105B2 (ja) | 1990-08-08 | 1990-08-08 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0493035A true JPH0493035A (ja) | 1992-03-25 |
| JP2829105B2 JP2829105B2 (ja) | 1998-11-25 |
Family
ID=16619168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2212233A Expired - Fee Related JP2829105B2 (ja) | 1990-08-08 | 1990-08-08 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829105B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6153768A (ja) * | 1984-08-23 | 1986-03-17 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ |
| JPS63188968A (ja) * | 1987-01-30 | 1988-08-04 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
-
1990
- 1990-08-08 JP JP2212233A patent/JP2829105B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6153768A (ja) * | 1984-08-23 | 1986-03-17 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ |
| JPS63188968A (ja) * | 1987-01-30 | 1988-08-04 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2829105B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5298439A (en) | 1/f noise reduction in heterojunction bipolar transistors | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| JPH07263663A (ja) | 電界効果型化合物半導体装置 | |
| US6147371A (en) | Bipolar transistor and manufacturing method for same | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| JPH04233736A (ja) | 化合物半導体装置 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US5332912A (en) | Heterojunction bipolar transistor | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JPH0658917B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0493035A (ja) | バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| KR0152639B1 (ko) | 개선된 전기적 특성을 갖는 이중접합 바이폴라 트랜지스터 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0453108B2 (ja) | ||
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |