JPH0493270A - 印字装置 - Google Patents
印字装置Info
- Publication number
- JPH0493270A JPH0493270A JP2212567A JP21256790A JPH0493270A JP H0493270 A JPH0493270 A JP H0493270A JP 2212567 A JP2212567 A JP 2212567A JP 21256790 A JP21256790 A JP 21256790A JP H0493270 A JPH0493270 A JP H0493270A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- cpu
- output
- hammer solenoid
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Impact Printers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、印字装置に関し、殊に電子タイプライタにお
いてハンマーを駆動させて印字する印字装置に関する。
いてハンマーを駆動させて印字する印字装置に関する。
（従来の技術）
第２図は従来の印字装置におけるハンマーソレノイド駆
動回路を示すもので、図において、１はハンマ駆動信号
を出力するＣＰＵ、２はＣＰＵＩの出力端にベースを接
続したディジタルトランジスタ、３はディジタルトラン
ジスタ２のエミッタにベースを接続したパワートランジ
スタ、４はパワートランジスタ３のコレクタに設けたダ
イオードＤと並列接続したハンマーソレノイドＲ１〜Ｒ
４は回路定数を決める抵抗である。
動回路を示すもので、図において、１はハンマ駆動信号
を出力するＣＰＵ、２はＣＰＵＩの出力端にベースを接
続したディジタルトランジスタ、３はディジタルトラン
ジスタ２のエミッタにベースを接続したパワートランジ
スタ、４はパワートランジスタ３のコレクタに設けたダ
イオードＤと並列接続したハンマーソレノイドＲ１〜Ｒ
４は回路定数を決める抵抗である。
このハンマーソレノイド駆動回路を駆動する場合、ＣＰ
ＵＩの出力はＬＯＷアクティブにすると、ディジタルト
ランジスタ２、パワートランジスタ３がＯＮとなり、そ
の結果、ハンマーソレノイド４に通電してハンマー（図
示せず）を駆動する。
ＵＩの出力はＬＯＷアクティブにすると、ディジタルト
ランジスタ２、パワートランジスタ３がＯＮとなり、そ
の結果、ハンマーソレノイド４に通電してハンマー（図
示せず）を駆動する。
（発明が解決しようとする課題）
しかしながら上記従来の印字装置の構成では、ディジタ
ルトランジスタ２を介して、パワートランジスタ３をＯ
Ｎさせているため、スイッチングスピードが遅く、スイ
ッチングロスが大きいものであった。
ルトランジスタ２を介して、パワートランジスタ３をＯ
Ｎさせているため、スイッチングスピードが遅く、スイ
ッチングロスが大きいものであった。
したがって本発明は、上記のような問題を解消できる印
字装置を提供することを目的とする。
字装置を提供することを目的とする。
（課題を解決するための手段）
このために本発明は、ハンマーソレノイド駆動信号を出
力するＣＰＵと、前記ＣＰＵの出力を受けて直接導通す
るＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの入力電圧の変動
を抑制する電圧安定手段と、前記ＭＯＳＦＥＴの導通に
より駆動されるハンマーソレノイドと、前記ハンマーソ
レノイドから発生する逆起電力を吸収する電圧吸収手段
とから印字装置を構成したものである。
力するＣＰＵと、前記ＣＰＵの出力を受けて直接導通す
るＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの入力電圧の変動
を抑制する電圧安定手段と、前記ＭＯＳＦＥＴの導通に
より駆動されるハンマーソレノイドと、前記ハンマーソ
レノイドから発生する逆起電力を吸収する電圧吸収手段
とから印字装置を構成したものである。
（作用）
上記構成において、ＣＰＵの出力で直接ＭＯＳＦＥＴを
駆動することにより、スイッチングスピードが早（なり
、スイッチングロスを小さく電源電圧を低くできる。
駆動することにより、スイッチングスピードが早（なり
、スイッチングロスを小さく電源電圧を低くできる。
（実施例）
次に、図面を参照しながら本発明の詳細な説明する。第
１図は本発明におけるハンマーソレノイド駆動回路を示
すものであって、前記第２図と同一部分には同一符号を
付して重複説明を省略する。第１図において、ＳはＣＰ
ＵＩの８カ端に接続したＭＯＳＦＥＴ （金属酸化物半
導体トランジスタ）、６はＭＯＳＦＥＴ５の入力端に接
続した電圧変動をおさえるための電圧安定化手段として
のツェナーダイオード、７はハンマーソレノイド４から
逆起電力を吸収するためにダイオードＤと直列に接続し
た電圧吸収手段としてのツェナーダイオード、Ｒ５はＭ
ＯＳＦＥＴ５の保護抵抗、Ｒ６は回路定数を決める抵抗
である。
１図は本発明におけるハンマーソレノイド駆動回路を示
すものであって、前記第２図と同一部分には同一符号を
付して重複説明を省略する。第１図において、ＳはＣＰ
ＵＩの８カ端に接続したＭＯＳＦＥＴ （金属酸化物半
導体トランジスタ）、６はＭＯＳＦＥＴ５の入力端に接
続した電圧変動をおさえるための電圧安定化手段として
のツェナーダイオード、７はハンマーソレノイド４から
逆起電力を吸収するためにダイオードＤと直列に接続し
た電圧吸収手段としてのツェナーダイオード、Ｒ５はＭ
ＯＳＦＥＴ５の保護抵抗、Ｒ６は回路定数を決める抵抗
である。
本装置は上記のような構成よりなり、ＣＰＵＩの出力が
Ｈｉｇｈアクティブ状態になると、その出力でＭＯＳＦ
ＥＴ５が直接駆動させる。その結果、スイッチングスピ
ードが速（なる。また、ツェナーダイオード７はハンマ
ーソレノイド４から発生する逆起電力を吸収するため、
スイッチングロスが小さくなり、電源電圧を小さ（でき
る。
Ｈｉｇｈアクティブ状態になると、その出力でＭＯＳＦ
ＥＴ５が直接駆動させる。その結果、スイッチングスピ
ードが速（なる。また、ツェナーダイオード７はハンマ
ーソレノイド４から発生する逆起電力を吸収するため、
スイッチングロスが小さくなり、電源電圧を小さ（でき
る。
（発明の効果）
以上説明したように本発明は、ハンマーソレノイド駆動
信号を出力するＣＰＵと、前言己ＣＰＵの圧力を受けて
直接導通するＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの入力
電圧の変動を抑制する電圧安定手段と、前記ＭＯＳ Ｆ
ＥＴの導通により駆動されるハンマーソレノイドと、
前記ハンマーソレノイドから発生する逆起電力を吸収す
る電圧吸収手段とから印字装置を構成しているので、ス
イッチングスピードが速くなり、また、スイッチングロ
スが小さ（なるため、電源電圧を低くでき、印字圧を選
定することができる。
信号を出力するＣＰＵと、前言己ＣＰＵの圧力を受けて
直接導通するＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの入力
電圧の変動を抑制する電圧安定手段と、前記ＭＯＳ Ｆ
ＥＴの導通により駆動されるハンマーソレノイドと、
前記ハンマーソレノイドから発生する逆起電力を吸収す
る電圧吸収手段とから印字装置を構成しているので、ス
イッチングスピードが速くなり、また、スイッチングロ
スが小さ（なるため、電源電圧を低くでき、印字圧を選
定することができる。
第１図は本発明の実施例における印字装置のハンマーソ
レノイド駆動回路図、第２図は従来の印字装置のハンマ
ーソレノイド駆動回路図である。 １・・・ＣＰＵ ７・・・電圧吸収手段４・
・・ハンマーソレノイド ５・・・ＭＯＳ Ｆ ＥＴ ６・・・電圧安定化手段 第１図 Ｖ 第２図
レノイド駆動回路図、第２図は従来の印字装置のハンマ
ーソレノイド駆動回路図である。 １・・・ＣＰＵ ７・・・電圧吸収手段４・
・・ハンマーソレノイド ５・・・ＭＯＳ Ｆ ＥＴ ６・・・電圧安定化手段 第１図 Ｖ 第２図
Claims (1)
- ハンマーソレノイド駆動信号を出力するＣＰＵと、前記
ＣＰＵの出力を受けて直接導通するＭＯＳＦＥＴと、前
記ＭＯＳＦＥＴの入力電圧の変動を抑制する電圧安定手
段と、前記ＭＯＳＦＥＴの導通により駆動されるハンマ
ーソレノイドと、前記ハンマーソレノイドから発生する
逆起電力を吸収する電圧吸収手段とを備えた印字装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212567A JPH0493270A (ja) | 1990-08-09 | 1990-08-09 | 印字装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212567A JPH0493270A (ja) | 1990-08-09 | 1990-08-09 | 印字装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493270A true JPH0493270A (ja) | 1992-03-26 |
Family
ID=16624840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2212567A Pending JPH0493270A (ja) | 1990-08-09 | 1990-08-09 | 印字装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493270A (ja) |
-
1990
- 1990-08-09 JP JP2212567A patent/JPH0493270A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880013285A (ko) | 과부하 및 단락전류에 대한 집적회로 보호장치 | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JPH1075164A (ja) | 電圧制御形スイッチング素子のゲート駆動回路 | |
| US4271383A (en) | DC Motor control circuit | |
| GB2261129A (en) | Pager using a second battery for initial vibrator excitation | |
| JP3319879B2 (ja) | 半導体装置 | |
| US4739190A (en) | Monolithically integratable high efficiency switching circuit | |
| JPS6151406B2 (ja) | ||
| US4451747A (en) | High speed clamp circuit | |
| JP3326243B2 (ja) | キックバック電圧吸収回路 | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH0242249B2 (ja) | ||
| JP3052887B2 (ja) | 放射線補正方法および回路 | |
| JPH06187057A (ja) | 短絡保護回路 | |
| JPS6016189A (ja) | ステツプモ−タの駆動装置 | |
| JP2890232B2 (ja) | 電子スイッチ回路 | |
| JP2847785B2 (ja) | 切換装置 | |
| JPH06188121A (ja) | ソレノイド駆動回路 | |
| JP2980183B2 (ja) | 直流安定化電源装置 | |
| JP2607314Y2 (ja) | スイッチング電源装置 | |
| JPS6016171A (ja) | ゲ−トタ−ンオフサイリスタの過電流保護回路 | |
| JPS6353952B2 (ja) | ||
| JPH0226812B2 (ja) | ||
| JPH0213114A (ja) | トランジスタのベース駆動回路 | |
| JPS5838987B2 (ja) | トランジスタカイロ |