JPH0496187A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理装置に間し、更に詳述すれば、マルチ
プロセッサ構成の画像処理装置に関し、また更に自動的
に陰面処理を行うマルチプロセ、す構成の画像処理装置
に関する。

（従来の技術； 第１１図は従来のマルチプロセッサ構成の画像処理装置
の基本構成を示す概略のブロック図である。

図中、参照符号１はそれぞれプロセッサであり、複数が
ネットワーク２により相互に接続されている。

各プロセッサ１は処理対象である画像の各画素の輝度ま
たは色を表す画像情報をそれぞれ独立して処理する。従
って、複数の画素の情報が並列に処理されるので、高速
画像処理が可能である。

各プロセッサ１の画像処理を制御するプログラムはホス
ト計Ｘｉ４からロードされる。

複数のプロセッサ１それぞれにより処理された複数の画
素の画像情報９は矛ノドワーク２を介して画像情報記憶
手段３に書込まれる。画像情報記憶手段３は具体的には
画像メモリであり、その記憶内容は表示データ７として
表示装置５へ出力されて表示される。

また第１２図は上述の構成に加えて陰面処理を自動的に
実行する従来の画像処理装置の基本構成を示すブロック
図である。

両者の構成上の相異点は、第１２図の陰面処理を行う画
像処理装置では、各プロセッサ１から画像情報記憶手段
１３へ出力される画像情報９に輝度または色を表す画素
情報に加えて奥行き情報（視点からの距離を表す情報）
が付加されており、この奥行き情報に基づいて陰面処理
を行うために画像情報記憶手段１３に画像メモ１月３１
の他にＺバッファ１３２及び比較手段１３３からなる陰
面処理手段が備えられている点である。

第１３図は上述の陰面処理手段を有する画像情報記憶手
段１３の詳細な構成を示すブロック図である。

画像情報記憶手段１３は画像メモリ１３１及び陰面処理
手段を構成するＺバッファ１３２．　　比較手段１３３
にて構成されている。画像メモリ１３１には画像情報９
の内の表示装置５に表示されている画像中の物体の画素
情報９１が、２バツフア１３２にはその物体の奥行き情
報１３がそれぞれ格納されている。

画像情報記憶手段３に入力された画像情報９の内の奥行
き情報９２はまず比較手段１３３に与えられ、既にＺバ
ッファ１３２に格納されている表示中の物体の対応する
画素の奥行き情報９２と比較手段１３３により比較され
る。この比較の結果、新たに入力された画像情報９に含
まれる奥行き情報９２の方が既にＺバッファ１３２に格
納されている奥行き情報９２より小さい場合、換言すれ
ば新たに入力された画像情報９中の物体の方がそれまで
入力されていた画像情報９中の物体よりも視点に近い場
合には、比較手段１３３から画像メモリ１３１及びＺバ
ッファ１３２へ制御信号１０が与えられる。制御信号１
ｏが与えられると、画像メモ１月３１　は新たに入力さ
れている画素情報９１を書込み、またＺバッファ１３２
は同しく奥行き情報９２を書込むことにより、表示装置
５に表示される画像を書換える。

一方、入力された画像情報の物体の方が表示されている
物体よりも遠方にある場合には、物体は視点からは見え
ないので画像の書換えは行われない。このような処理に
より陰面処理が自動的に行われる。

また、特開平１−２７６３８１号公報には、マルチプロ
セッサ構成の画像処理装置において、同一画素の画像情
報を複数のプロセッサから並列に画像メモリに書込む場
合に、全てのプロセッサか出力する奥行き情報を比較し
、視点に最も近い物体を含む画像情報を書込むことによ
り、陰面処理を並列に実行する装置が提案されている。

［発明が解決しようとする課題］ 上述の如く、従来のマルチプロセッサ構成の画像処理装
置には以下のような課題がある。

たとえば第１１図に示されている構成では、画像情報は
複数のプロセッサにより並列処理されるが、処理された
画像情報の画像情報記憶手段３への書込みは逐次的にし
か行われない。このため、画像情報の処理そのものは高
速処理可能であるが、その速度に画像メモリへの書込み
が追従せず、マルチプロセッサ構成が有する高性能が充
分に発揮されない。

また、第１２図に示されている構成では、生成された画
像情報の陰面処理が逐次的にしか行われないので、同様
にマルチプロセッサ構成が存する高性能か充分に発揮さ
れない。更に、特開平１−２７６３８１号公報の発明で
は、同一画素を複数のプロセッサが並列に処理する場合
には陰面処理を並列実行することが可能であるが、異な
る画素を複数のプロセッサが並列に処理する場合にはや
はり逐次処理しか行えない。

本発明はこのような事情に鑑みてなされたもの・であり
、画像メモリへの書込みを高速処理可能にし、また異な
る画素についても陰面処理を並列実行可能な画像処理装
置の提供を目的とする。

〔課題を解決するための手段〕

本発明の画像処理装置はその第１の発明では、画像情報
記憶手段が表示手段を複数に分割した各表示領域に対応
付けられた単位画像情報記憶手段にて構成されており、
複数のプロセッサそれぞれが生成した複数の画素それぞ
れの画像情報をそれぞれの画素が表示されるべき表示領
域に対応付けられている単位画像情報記憶手段に並列し
て書込むように構成されている。

また第２の発明では、上述の構成に加えて、陰面処理を
行う手段をそれぞれの単位画像情報記憶手段に備える構
成を採っている。

〔作用〕

本発明の画像処理装置の第１の発明では、複数のプロセ
ッサそれぞれにより各画素の画像情報が生成され、画像
情報が生成された各画素の表示手段上での表示領域が異
なっていればそれぞれが表示領域に対応する単位画像情
報記憶手段に並列に書込まれる。

また、第２の発明では、上述の作用に加えて陰面処理も
並列して実行される。

〔実施例〕

以下、本発明をその実施例を示す図面を参照して詳述す
る。

第１図は本発明の画像処理装置の第１の発明の基本構成
を示すブロック図である。

第１図において、参照符号ｌはプロセッサであり、複数
がネットワーク２により相互に接続されている。

各プロセッサ１は処理対象である画像の各画素の輝度ま
たは色情報を表す画像情報をそれぞれ独立して処理する
。従って、複数の画素の情報が並列に処理されるので、
高速画像処理か可能である。

各プロセッサ１の画像処理を制御するプログラムはホス
ト計算機４からロードされる。

ホスト計算機４から各プロセノサエヘロードされたプロ
グラムが実行されると、各プロセッサ１は物体を表示装
置５に表示するために各画素の輝度または色を表す画像
情報を処理する。

参照符号３は画像情報記憶手段であり、処理対象の画像
を複数に分割した各領域にそれぞれ対応した複数の単位
画像情報記憶手段３１にて構成されている。各単位画像
情報記憶手段３１は具体的には画像メモリである。

また、各単位画像情報記憶手段３１は７ツトワーク２と
それぞれ個別に画像情報出力手段８にて接続されている
。

各プロセッサ１にて処理された画像情報はネノトワーク
２からそれぞれが書込まれるべき領域に対応した単位画
像情報記憶手段３１に接続されている画像情報出力手段
８から出力されて単位画像情報記憶手段３１に書込まれ
る。この際、他のプロセッサ１において並列処理された
画像情報が他の単位画像情報記憶手段３１の領域に書込
まれるべき情報である場合には、それに対応する単位画
像情報記憶手段３１に接続された画像情報出力手段８が
らその単位画像情報記憶手段３１に並列に書込まれる。

即ち、異なる単位画像情報記憶手段３１への画像情報の
書込みが並列処理可能である。

このような本発明の画像処理装置の第１の発明について
、その実施例を示す図面を参照してより詳述する。

第２図は本発明の画像処理装置の第１の発明の実施例の
一構成例を示すブロック図である。

第２図において、参照符号１１はプロセッサ群であり、
それぞれが第１図のプロセ、す１に相当し、本実施例で
は４群が備えられている。それぞれのプロセッサ群１１
相互間ではデータの送受が可能に接続されており、更に
各プロセ・フサ群１１には第１図のネットワーク２に相
当するネットワークインタフェイス（ＮＩＦ）２２がそ
れぞれ接続されている。

第３図は各プロセッサ群１１の内部構成を示すブロック
図である。

各プロセッサ群１１は、それぞれ４個のプロセッサ１１
．１にて構成されており、第３図に示すように相互間及
びネットワークインタフ−イス２２との間が接続されて
いる。

画像情報記憶手段３は４個の単位画像情報記憶手段３１
及びそれぞれに対応するアドレスレジスタ２５、データ
レジスタ２６にて構成されている。各単位画像情報記憶
手段３１は各プロセッサ群１１に対応してそれぞれのネ
ットワークインタフェイス２２と選択出力手段２３とを
介してアドレスレジスタ２５及びデータレジスタ２６が
接続されている。

また各単位画像情報記憶手段３１は、Ｒ（赤）プレーン
３１Ｒ，Ｇ（緑）プレーン３１Ｇ、　Ｂ（青）プレーン
３１Ｂにそれぞれ分割されており、各プレーン単位で画
像情報の書込みが可能である。

画像情報記憶手段３の記憶内容は表示データ７として表
示データ選択手段５０及びＤ／Ａ変換手段５１を介して
解像度１２８０　Ｘ　１０２４ドツトの表示装置５に表
示される。従って、各単位画像情報記憶手段３１は２５
６　Ｘ　１０２４画素の画像情報を格納する容量を有す
る。

なお、選択出力手段２３は各プロセッサ群１１がネット
ワークインタフェイス２２を介して出力する情報が後述
するようにホスト計算機４向けであるが画像情報記憶手
段３向けであるかを判定し、選択出力する。また選択手
段２４は各ネットワークインタフェイス２２の内のいず
れをホスト計算機４と接続するかを選択する。

上述のような第１の発明の画像処理装置の動作について
以下に説明する。

まず、画像処理の開始に先立って、ポスト計算！！１４
は各ヱノトワークィンタフェイス２２を介して各プロセ
ッサ群１１の各プロセッサ１１１に画像処理のためのプ
ログラムをロードする。続いて、ホスト計算８！４から
プログラムの起動をかけることにより画像処理の実行が
開始される。

各プロセッサ群１１により処理された画像情報は第４図
及び第５図に示す如き形式のデータパケットとして各ネ
ットワークインタフェイス２２を介して出力される。こ
の際、プロセッサ１１１から出力されるデータパケット
には画像情報記憶手段３に送られて書込まれるべき描画
パケットとホスト計算機４へ送られるシンクパケットと
があり、それぞれのネットワークインタフェイス２２に
接続されている選択出力手段２３により画像情報記憶手
段３またはホスト１１機４へ選択出力される。

第４図は画像情報記憶手段３に書込まれるべきデータパ
ケットである描画パケットの内容を、第５図はホスト計
算機４へ出力されるデータパヶ２・トであるシンクパケ
ットの内容をそれぞれ示す模式図である。データパケッ
トは第２ワードの第１５ビツトが“１”である場合（第
４図）は画像情報記憶手段３に書込まれるべき描画パケ
ットであり、“０”である場合（第５閏）はホスト計算
機４に送られるシンクパケットである。

第４図にその模式図が示されている描画パケ。

トは、第１ワードに第１制御情報が、第２ワードに第２
制御情報が、第３ワードにＸアドレスの上位及びＸアド
レスが、第４ワードにデータ（輝度または色を表す画像
情報）１色指定の情報及びＸアドレスの下位がそれぞれ
格納される。

第５図にその模式図が示されているシンクパケットは、
第１及び第２ワードは描画パケットと同様であり、第３
及び第４ワード”にはデータの上位と下位とがそれぞれ
格納される。

４個の選択出力手段２３から出力されたホスト計算機４
へのシンクパケットは、選択手段２４によりいずれか一
つが選択されてホスト計算機４に入力される。

また、単位画像情報記憶手段３１に書込まれるべき描画
パケットは、書込まれるべき単位画像情報記憶手段３１
に対応したプロセッサ群１１へ各プロセッサ群１１間で
転送された後、そのプロセッサ群１１からネットワーク
インクフェイス２２へ出力される。

ネットワークインタフェイス２２へ出力されたデータパ
ケットは選択出力手段２３により画像情報記％Ｊ手段３
側へ出力され、データパケットに保持されているアドレ
スがアドレスレジスタ２５に、データがデータレジスタ
２６にそれぞれ格納される。

データレジスタ２６に格納されたデータが単位画像情報
記憶手段３１のいずれのプレーンに書込まれるかは、デ
ータパケットの第４ワードの第９及び第８ビ、トの２ビ
、トが割当られている「色指定フィールドにより指定さ
れている。即ち、「色指定」フィールドが“０１”であ
ればＲプレーン３１Ｒに、”１０”であればＧプレーン
３１Ｇに、“１１”であればＢプレーン３１Ｂにそれぞ
れ書込まれる。

このように、画像情報記憶手段３の各単位画像情報記憶
手段３１は対応するプロセッサ群１１からそれぞれ画像
情報が書込まれるので、異なる単位画像情報記憶手段３
１に対しては４個のプロセ、す群１１から並列にそれぞ
れ画像情報を書込むことが可能である。

一方、各単位画像情報記憶手段３１に書込まれた内容は
、表示データ７として表示データ選択手段５０へ出力さ
れる。この表示データ選択手段５０は、表示装置５の走
査に応して表示データ７を選択する。即ち、垂直表示期
間のＡ周期で表示データ７を異なる単位画像情報記憶手
段３１の内容に切換える。表示データ選択手段５０によ
り選択された表示データ７はＤ／Ａ変換手段５１により
ビデオデータに変換されて表示装置５に出力される。こ
のようにして画像情報記憶手段３の記憶内容が表示装置
５に表示される。

次に本発明の画像処理装置の第２の発明について説明す
る。

この第２の発明では、その基本構成を第６図のブロック
図に示すが、構成上は画像情報記憶手段１３の各単位画
像情報記憶手段１３０が陰面処理手段を有する単位画像
情報記憶手段１３０になっていて第７図に示す如く第１
の発明とは異なる意思外は基本的には第１の発明と同一
構成である。

また、木筆２の発明では各プロセッサ１から出力される
画像情報９には、第１の発明における輝度または色を表
す画素情報に加えて奥行き情報が含まれる。

各プロセッサ１は処理対象である画像中の物体の各画素
の輝度または色情報を表す画素情報９１及び物体の奥行
き情報９２を含む画像情報９をそれぞれ独立して処理す
る。従って、複数の画素の情報が並列に処理されるので
、高速画像処理が可能である。

各プロセッサ１の画像処理を制御するプログラムはホス
ト計算機４からロードされる。

ホスト計算機４から各プロセッサ１ヘロードされたプロ
グラムが実行されると、各プロセ、す１は物体を表示装
置５に表示するために、各画素の輝度または色を表す画
素情報９１並びに物体の奥行き情報９２を含む画像情報
９を並列に生成して矛ノドワーク２へ出力する。

第７図は画像情報記憶手段３の各単位画像情報記憶手段
１３０の構成を示すプロ、り図である。

各単位画像情報記憶手段１３０は、画素情報９１を格納
する画像メモ１月３１．　　奥行き情報９２を格納する
Ｚバッファ１３２及びＺバッファ１３２に格納されてい
る奥行き情報９２とそれより後から入力される奥行き情
報９２とを比較する比較手段１３３にて構成されている
。このような構成は第１３１Ｅ］に示した従来の画像情
報記憶手段１３の構成と全く同一であり、従ってその陰
面処理動作も全く同一である。

各プロセッサ１にて処理された画像情報９は不７トワー
ク２からそれぞれが書込まれるべき領域に対応した単位
画像情報記憶手段１３０に接続されている画像情報出力
手段８から出力され、単位画像情報記憶手段１３０に書
込まれる。この際、画像情報は奥行き情報９２に基づい
て従来と同様の手法で単位画像情報記憶手段１３０に陰
面処理を行いつつ書込まれる。

このように画像情報出力手段８は対応する単位画像情報
記憶手段１３０に独立して陰面処理を行った上で画素情
報９１を書込むことが可能である。即ち、複数のプロセ
ッサ１において処理された画像情報の内の異なる単位画
像情報記憶手段１３０に対応する画像情報は並列して陰
面処理を行った上で各単位画像情報記憶手段１３０に書
込むことが可能になる。

このような本発明の画像処理装置の第２の発明について
、その実施例の構成を示す図面を参照してより詳述する
。

第８回は本発明の画像処理装置の第２の発明の実施例の
一構成例を示すブロック図である。

第８図において、参照符号１１はプロセッサ群であり、
それぞれ第１図の各プロセッサＩに相当し、本実施例で
は４群が備えられている。それぞれのプロセッサ群１１
は相互間でのデータの送受が可能なように接続されてお
り、更に各プロセッサ群１１にはネットワークインタフ
ェイス（ＮＩＦ）２２がそれぞれ接続されている。

各プロセ、す群１１は前述の第１の発明と同様にその説
明において参照した第３図に示す如く、それぞれ４個の
プロセ、す１１１にて構成されており、それぞれの間及
び矛、トワークインタフェイス２２との間が接続されて
いる。

画像情報記憶手段１３は４個の単位画像情報記憶手段１
３０にて構成されている。各単位画像情報記憶手段１３
０は各プロセッサ群１１に対応してそれぞれ備えられて
いる。また各単位画像情報記憶手段３１は、第９図のブ
ロック図に示す如く構成されている。なお、各単位画像
情報記憶手段３１は１２８０Ｘ２５Ｇ画素のデータを格
納可能な容量を有している。

各単位画像情報記憶手段１３０は、アドレスレジスタ２
５４．　　！素情報レジスタ２５５．　　奥行き情報レ
ジスタ２５６．　　画像メモリ１３１．　Ｚハソファ１
３２及び比較手段１３３にて構成されている。単位画像
情報記憶手段１３０に入力された画像情報９の内、アド
レスレジスタ２５４には各画素のアドレス（表示装置５
に表示される際の位置）が、画素情報レジスタ２５５に
は各画素の輝度または色を表す画素情報９１が、奥行き
情報レジスタ２５６には各画素に表示される物体の奥行
きを表す奥行き情報９２がそれぞれ格納される。そして
、比較手段１３３には奥行き情報レジスタ２５６に格納
されている値が与えられ、ある画像を構成するある画素
に新たな物体の画像情報を書込む際に、新たに入力され
たその物体の奥行き情報９２とＺバッファ１３２にそれ
以前がら格納されている対応する画素の奥行き情報９２
とを比較し、その画素を書換えるか否かを決定する。画
像情報を書換える場合には、比較手段１３３から画像メ
モ１月３１及びＺハ、ファ１３２に制′４１■信号１０
が出力される。制御１３号１０が与えられると、画像メ
モ１月３１　は画素情報レジスタ２５５に格納されてい
る画素情報をアドレスレジスタ２５４に格納されている
アト−レスに従って書込み、また２バツフア１３２は奥
行き情報レジスタ２５６に格納されている奥行き情報９
２をアドレスレジスタ２５４に格納されているアドレス
に従って書込むことにより、画像を書換える。

各単位画像情報記憶手段１３０の画像メモリ１３１の内
容は、表示情報レジスタ２５７から表示データ７として
出力される。これらを表示データ選択手段５０により選
択して表示装置５に表示することは前述の第１の発明と
同様である。

上述のような第２の発明の画像処理装置の動作について
以下に説明する。

まず、画像処理の開始に先立って、ホスト計算機４は各
７ノトワークインクフエイス２２を介して各プロセッサ
群１１の各プロセッサ１１１に画像処理のためのプログ
ラムをロードする。続いて、ホスト計算機４からプログ
ラムの起動をかけることにより画像処理が開始される。

各プロセッサ群１１により処理された画像情報はデータ
パケットとして各ネットワークインクフェイス２２を介
して出力される。この際、プロセッサ１１１から出力さ
れるデータパケットには画像情報記憶手段３に書込まれ
る描画パケットとホスト計算１！４へ送られるシンクパ
ケットとがあり、それぞれのネットワークインクフェイ
ス２２に接続されている選択出力手段２３により画像情
報記憶手段３またはホスト計算機４へ向けて選択出力さ
れる。

第１０図は画像情報記憶手段１３に書込まれるべき描画
パケットを示す模式図である。描画パケットは、第１及
び第２ワードに第１及び第２制御情報か、第３ワードに
Ｘアドレスの上位とＹアドレスとが、第４ワードの一部
にＸアドレスの下位か、第６ワードに奥行き情報が、第
８ワードに画素情報がそれぞれ格納される。この描画パ
ケットはその画素が含まれる単位画像情報記憶手段１３
０に対応したネットワークインクフェイス２２から出力
される。即ち、描画パケットは、書込まれるべき単位画
像情報記憶手段３１に対応したプロセッサ群１１へ各プ
ロセッサ群１１間で転送された後、そのプロセッサ群１
１からネットワークインタフェイス２２へ出力される。

なお、シンクパケットはいずれのネットワークインクフ
ェイス２２から出力されてもかまわない。

出力されたパケットは、選択出力手段２３がそれぞれの
パケットに含まれている制御情報に基づいて識別して画
像情報記憶手段１３またはホスト計算機４へ向けて出力
する。そして、選択手段２４は複数の選択出力手段２３
から出力されたシンクパケットの内の一つを選択してホ
スト計算機４へ転送する。

一方、単位画像情報記憶手段１３０に入力された描画パ
ケットには、そのパケットに保持されているアドレスが
アドレスレジスタ２５４に、画素の輝度または色を表す
画素情報９１が画素情報レジスタ２５５に、奥行き情報
９２が奥行き情報レジスタ２５６にそれぞれ格納される
。

奥行き情報レジスタ２５６に格納された値はアドレスレ
ジスタ２５４が示しているアドレスにおけるＺバッファ
３１２の値と比較手段１３３により比較され、前者の方
が視点に近い値である場合にのみ比較手段１３３から制
御信号１０が画像メモ１月３１及びＺバッファ１３２へ
出力され、これに応して画像メモ１月３１に画素情報レ
ジスタ２５５の値が、Ｚバッファ１３２に奥行き情報レ
ジスタ２５６の値がそれぞれ書込まれる。

このような処理が各単位画像情報記憶手段１３０におい
て独立して行われる。即ち、各プロセ、す群１１はそれ
ぞれ各単位画像情報記憶手段１３０に対して並列に陰面
処理を行いつつ画像情報を書込むことが可能である。

・なお、各単位画像情報記憶手段１３０に書込まれた内
容の表示装置５への表示は前述の第１の発明と同様であ
る。

〔発明の効果〕

以上に詳述した如く本発明によれば、複数のプロセッサ
が生成した複数の画素の画像情報が複数の画像情報記憶
手段に並列して書込まれるので、マルチプロセッサによ
る画像情報の生成処理の高速性を有効に発揮させること
が可能になる。また、陰面処理を行う場合にも同様に高
速処理が可能になる。

【図面の簡単な説明】

第１図は本発明の画像処理装置の第１の発明の基本構成
を示すブロック図、第２図は本発明の画像処理装置の第
１の発明の実施例の一構成例を示すブロック図、第３図
は各プロセッサ群１１の内部構成を示すプロ、り図、第
４図は画像情報記憶手段に書込まれるべきデータパケッ
トである描画パケットを示す模式図、第５図はホスト計
算機へ出力されるデータパケットであるシンクパケット
を示す模式図、第６図は本発明の画像処理装置の第２の
発明の基本構成を示すブロック図、第７回はその画像情
報記憶手段の各単位画像情報記憶手段の構成を示すブロ
ック図、第８図は本発明の画像処理装置の第２の発明の
実施例の一構成例を示すブロック図、第９図は単位画像
情報記憶手段の構成を示すブロック図、第１０図は画像
情報記憶手段３に書込まれるべき描画パケットを示す模
式図、第１１図は従来のマルチプロセッサ構成の画像処
理ｇ置の基本構成を示す概略のブロック図、第１２図は
上述の構成に加えて陰面処理を自動的に実行する従来の
画像処理装置の基本構成を示すプロ、り図、第１３回は
上述の陰面処理のための画像情報記憶手段の詳細な構成
を示すブロック図である。 １・・・プロセッサ　　３・・・画像情報記憶手段５・
・・表示装置　　１１・・・プロセッサ群　　１３・・
・陰面処理手段を有する画像情報記憶手段　　３１・・
・単位画像情報記憶手段　１３０・・・陰面処理手段を
有する単位画像情報記憶手段　１３１・・・画像メモリ
　　１３２・・・Ｚバッファ　１３３・・・比較手段時
　許　出願人　　三洋電機株式会社 代理人　弁理士　　河　野　　登　夫

Claims (2)

【特許請求の範囲】
1. （１）処理対象の画像の各画素の輝度または色を表す画
   像情報を並列して生成する複数のプロセッサと、 前記各プロセッサが生成した画像情報を記 憶する画像情報記憶手段と、 該画像情報記憶手段に記憶された画像情報 を表示する表示手段と を備えた画像処理装置において、 前記画像情報記憶手段は、前記表示手段の 表示領域を複数に分割した各領域それぞれに対応した複
   数の単位画像情報記憶手段にて構成され、 前記複数のプロセッサが前記画像情報出力 手段を介して出力した各画素の画像情報を、各画素が表
   示されるべき前記表示手段の表示領域に対応する前記画
   像情報記憶手段の各単位画像情報記憶手段に並列に書込
   むべくなしてあることを特徴とする画像処理装置。
2. （２）処理対象のモデルを任意の視点から見た画像の各
   画素の輝度または色を表す画素情報及び視点からの距離
   を表す奥行き情報からなる画像情報を並列して生成する
   複数のプロセッサと、 前記各プロセッサが生成した画像情報を記 憶する画像情報記憶手段と、 画像情報記憶手段に記憶される画素情報 に対応する奥行き情報を格納する奥行き情 報記憶手段と、 該奥行き情報記憶手段の記憶内容と新た に入力された画像情報の奥行き情報とを比 較することにより、各プロセッサが生成し た画像情報中で同一画素に前記モデル上の 複数の点が対応する場合に前記視点に最も 近い点の画像情報を前記画像情報記憶手段 に、またその奥行き情報を前記奥行き情報 記憶手段にそれぞれ記憶させる比較手段と を有する陰面処理手段と、 前記画像情報記憶手段に記憶された画像情 報を表示する表示手段と を備えた画像処理装置において、 前記画像情報記憶手段は、前記表示手段の 表示領域を複数に分割した各領域それぞれに対応した複
   数の単位画像情報記憶手段にて構成され、 前記各単位画像情報記憶手段は前記陰面処 理手段をそれぞれ備え、 前記複数のプロセッサが前記画像情報出力 手段を介して出力した各画素の画像情報を、各画素が表
   示されるべき前記表示手段の表示領域に対応する前記画
   像情報記憶手段の各単位画像情報記憶手段に前記陰面処
   理手段による処理を行いつつ並列に書込むべくなしてあ
   ることを特徴とする画像処理装置。