JPH01166268A - データ構造変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像データをデジタル量で扱うことのできるデ
ータ構造変換装置に関するものである。

従来の技術 近年、高密度な記憶素子としてのダイナミック・メモリ
（ＤＲＡＭ）や、二次記憶装置としての光（磁気）ディ
スクの実用化があり、その一方では入出力装置として高
解像度なイメージスキャナーやレーザビームプリンター
が経済的な価格で入手できるようになってきた。これら
の要素技術の進歩により、大量のデータ処理を必要とす
る”イメージ・文書処理°の応用分野が、電子ドキュメ
ンテーションシステムや電子出版システムとして実用化
されつつある。

一般に、画像データを取り扱う場合の表現形態は、大き
く二つに分けることができる。

一つは、最終的な出力装置がファクシミリやレーザビー
ムプリンターのように、ビームスポットあるいは画像デ
ータ転写系のシャッター等を、画素値が一〇”か−１゛
であるかにより制御するシステムで用いられる場合で、
基本的には、１ビツト（二値データ〉単位でデータを処
理する。そして、この二値データの処理系を基本として
カラー画像等の多値データを取り扱うには、第２図のよ
うに、カラーの場合には、Ｒ（レッド）・Ｇ（グリーン
）・Ｂ（ブルー）の各色要素毎に複数のビットプレーン
を割り当てる。例えば、第２図は、全体でｎ枚のビット
プレーンに対して、Ｒ（レッド）にはｍ１枚のイメージ
プレーンを、Ｇ（グリーン）にはｍ２枚のイメージプレ
ーンを、Ｂ（ブルー）にはｎ　　（ｍ、＋＋ｍ２）枚の
イメージプレーンを割り当てて、カラーの画像データを
構成する場合である。又、濃淡を表現する階調データの
場合は、ｎビット長の画像データの２８Ｂ（第１ビツト
目の）データを第１枚目のビットプレーン割り当て、Ｍ
ＳＢ（第ｎビット目の）データを第ｎ枚目のビットプレ
ーンに割り当てるというように、第１ビツト目のデータ
を第１枚目のビットプレーンに割り当てることによって
、上記のカラーデータと同様に濃淡画像のデータを取り
扱うことができる。この場合の画像データに関する編集
や描画といった処理は、各ビットプレーン毎に並列的に
処理が行なえるので、処理の高速化が可能である。

もう一つの表現形態は、第３図のように、画素データ列
に対して連続的にメモリ領域を割り当てる形態で、一般
にパソコン等で用いられる方式で″パックドビクセル“
と呼ばれている。この場合の例として、第３図では一画
素ｎビットの場合を示している。この表現形態では、各
画素のデータをメモリ上のアドレス番地とビット位置で
管理するのが便利であり、カラーデータの描画や編集処
理を中心とするグラフィックプロセッサ等では、このデ
ータ構造がしばしば用いられる。

第２図、第３図かられかるように、上記の二つのデータ
の表現形態は、物理メモリ上でのデータ構造は異なるが
、最終的な表示画面上での意味付けは同じである。

ところで、このような異なったデータ構造の相互変換を
行なうには変換装置が必要である。この変換装置は、基
本的に二値データに適した処理系を有し、画像データの
編集・描画を行なう装置で、処理対象を多値及びカラー
データに拡張する際に、パックドビクセルの形式で存在
する既存の多値・カラーデータとのインターフェイスを
もたらし、かつ、異なったデータ構造を取り扱う処理系
間のデータ変換・再利用を容易にするためには欠くべか
らざるものである。

発明が解決しようとする問題点 従来、このようなデータ構造を柔軟に実現する方法とし
ては、汎用プロセッサを用いてソフトウェアによりこの
機能を実現することができる。

ソフトウェアによる処理例を、第４図に処理のフローチ
ャートとして示す。第４図は、データ幅１６ビツトで一
画素４ビツト構成の画像データを、ソースアドレスレジ
スタ（ＳＡＲ）によって示されるアドレス番地に従い、
メモリ領域からデータを読み出し、１ビツトデータ毎に
ＡＬＵ上での左方向シフト動作を行ない、サインビット
信号としてビット情報を抽出し、その値に従ってワーク
レジスタ群（ＲＲ，ＲＧ、ＲＢ、ＲＹ）にビット位置に
対する値をＷＲにより加算して行（というのが、この処
理の要旨である。

しかしながら、この処理方法では、１ビツトのデータ毎
に複数の命令実行が必要であるため、多（の処理時間を
要し、効率が悪い。特に画像データとして１０２４Ｘ１
０２４画素のような大規模なデータを処理するとすれば
、データ構造の変換処理にのみシステムが占有されてし
まうという状況に陥り、システムの利用効率を低下させ
るという欠点がある。

本発明の目的は、上記の欠点を除くため、水平・垂直の
二方向から読み出し及び書き込みの可能な直交メモリを
応用して、データ構造の変換を複数ビット並列に処理す
る機能を実現し、画像データのような大規模なデータの
データ構造変換を効率よ（実行することのできるデータ
構造変換装置を提供することにある。

問題点を解決するための手段 本発明は、一画素Ｎビット構成で形成される画像データ
列を、１ビット単位で形成されているＮ枚の要素プレー
ンに、もしくはその逆に、各データ構造を変換する直交
メモリ変換系をそなえたデータ構造変換装置である。

作用 本発明によると、データ構造の変換を、直交メモリの機
能を用いて複数ビット並列に処理することができ、大規
模なデータのデータ構造変換を効率よく行うことができ
る。

実施例 次に本発明の実施例について図面を参照しながら説明す
る。

第１図に示した本発明の実施例は、図示されていないシ
ーケンサやマイクロプログラム制御部により複数のレジ
スタ群とデータのやりとりが可能なＮビット幅のデータ
バス１と、データバス１からデータの書き込み／読み出
しが可能なデータ構造変換処理制御レジスタ１０１と、
データ構造変換処理制御部１０２へ入力される制御デー
タ線２と、データ線２より入力されるデータに従ってデ
ータ構造変換動作に必要な制御信号線３，４゜５．６，
７．８，９，１０．１１を出力するデータ構造変換制御
部１０２と、データ構造変換制御部１０２から出力され
る制御信号線３．４，５゜６．７．８，９．１０．１１
と、データバス１からデータの書き込み／読み出しが可
能なＮビットの水平方向データレジスタ１０３と、水平
方向データレジスタ１０３からデータ線１２を通じて与
えられる画像データを、制御信号線４の値によりデータ
の伝搬経路を切り換えるマルチプレクサ群あるいはバレ
ルシフター１０４と、マルチプレクサ群１０４からデー
タ線１３を通じて与えられるデータを、制御信号線５の
値により、直交メモリ１０６に選択的に書き込むことを
制御する水平方向マスク処理部１０５と、構造変換され
るデータのテンポラリデータバッファとして機能する直
交メモリ１０６と、データバス１とデータのやりとりが
可能で、制御信号線６により直交メモリ１０６への水平
アドレスのインクリメント／デクリメント制御と直交メ
モリ１０６への書き込み／読み出しタイミング信号を与
えられる水平アドレス制御部１０７と、データバス１と
データのやりとりが可能で、制御信号線７により直交メ
モリ１０６への垂直アドレスのインクリメント／デクリ
メント制御と直交メモリ１０６への書き込み／読み出し
タイミング信号を与えられる垂直アドレス制御部１０８
と、直交メモリ１０６からデータ線１７を通して与えら
れるデータを、制御信号線１８の値により伝搬経路を切
り換えるマルチプレクサ群あるいはバレルシフター１０
９と、データ線１８を通じて与えられたデータを、デー
タ構造変換制御部１０２からのマスクパターンデータ９
とマスク制御信号１０によって垂直データレジスタ１１
１に書き込むかどうかを処理する垂直マスク処理部１１
０と、垂直マスク処理部１１０からデータ線１９を通じ
てデータを与えられ、かつデータバス１とデータの書き
込み／読み出しが可能なＮビットの垂直データレジスタ
１１１とで構成されている。

説明を簡略にするために、Ｎ＝１６ビツトで一画素４ビ
ツト長の画像データを、４枚のビットプレーン１：変換
する場合と、その逆にＮ＝１６ビツトで、４枚のビット
プレーンのデータを一画素４ビツト長の画像データに変
換する場合の動作を説明する。

まず、データバス１よりデータ構造変換処理制御レジス
タ１０１に、一画素４ビツト長の画像データを、４枚の
ビットプレーンに変換する制御情報が設定されると、デ
ータ構造変換処理制御部１０２は、その制御情報をデー
タ線２を介して受け、−種の有限状態機械として動作す
る。次に、水平データレジスタ１０３にデータバス１よ
り画像デー。

りが、 （ＲＩＧ；Ｂ；Ｙ１ＲＩ＋＋ＣＩ＋＋ＢＩ＋＋Ｙ；＋＋
Ｒｒａ２Ｇ　；＋＋　Ｂ　１ａ２Ｙ　ｒａｔ　Ｒｒ＋３
Ｇ　１＋３８　Ｈａ３Ｙ　＋＋３　）という４ビット−
画素の画素列の形で入力されると、データ構造変換処理
制御部１０２は、制御信号３，４，５．６を用いて、画
素データを４ビット単位でマルチプレクサ群あるいはバ
レルシフター１０４で右づめにシフトし、水平アドレス
制御部１０７により、直交メモリの水平アドレス（ＨＡ
）０番地の１３ビツト目から１６ビツト目（こ（ＲｉＧ
、ＢｉＹｉ）を書き込み、同様に水平アドレス１番地の
１３ビツト目から１６ビツト目（こ（Ｒ１＋ＩＧ　１＋
＋　Ｂ　＋＋＋　Ｙ　；＋＋　）を、水平アドレス２番
地の１３ビツト目から１６ビツト目（こ（Ｒ；＋２　Ｇ
　；＋２　Ｂ　ｉ＋４Ｙ１千２）を、水平アドレス３番
地の１３ビツト目から１６ビツト目に（Ｒ１−ｔ−３Ｇ
　ｉ＋３　Ｂ　ｉ＋３　Ｙ　ｉ＋３　＞をという形で直
交メモリ上にデータを書き込む。さらに、水平データレ
ジスタ１０３に新しいデータが、データバス１より書き
込まれると、上記と同様の処理が、水平アドレス４番地
から続けられる。このような処理を４回繰り返すと、直
交メモリの１３ビツト目は、水平アドレスＯ番地から１
５番地の順に、 （Ｒ；　Ｒ１＋１　Ｒ；＋２Ｒ；＋３Ｒｉ＋４・・・・
・・ＲＩ＋ｓＲＩ＋＋ｏＲＩ＋＋＋Ｒ；＋＋２Ｒ；＋＋
３Ｒ；＋＋＋Ｒ；十＋ｓ）という色要素に対するビット
列が得られる。同様（こ、１４ビツト目（こは、Ｇ１の
ビット列が、１５ビツト目（こは、Ｂ１のビット列が、
１６ビツト目には、Ｙｌのビット列が得られる。これら
を、データ構造変換処理制御部１０２を介して、垂直ア
ドレス制御部１０８をコントロールし、垂直データレジ
スタ１１１に読み出すことにより、４枚のビットプレー
ンのデータに変換することができる。

逆にビットプレーンのデータを、一画素４ビツトのパッ
クドビクセルの形に変換する場合の動作を説明する。

まず、データバス１よりデータ構造変換処理制御レジス
タ１０１に、４枚のビットプレーンのデータを、一画素
４ビツト長の画像データ列に変換する制御情報が設定さ
れると、データ構造変換処理制御部１０２は、その制御
情報をデータ線２を介して受け、前述の場合と同様に、
一種の有限状態機械として動作する。次に、水平データ
レジスタ１０３にデータバス１より画像データが、（Ｒ
；　Ｒ１＋１　Ｒ１＋２　ＲＨ＋３　ＲＨ＋４・・・・
・・ＲＨｏｇ　Ｒ１＋１ｏ　Ｒ１＋目Ｒｉ＋＋ｔ　Ｒ；
＋＋３Ｒ；＋＋４Ｒ＋＋＋５）という色要素に対するビ
ット列で入力されると、データ構造変換処理制御部１０
２は、制御信号３．４．５．６を用いて、１６ビツトデ
ータのまま直交メモリ１０６の水平アドレスＯ番地にデ
ータを書き込む。同様にして、Ｇ、のビット列を水平ア
ドレス１番地に、Ｂ、のビット列を水平アドレス２番地
に、Ｙ、のビット列を水平アドレス３番地に書き込む。

この書き込みが終わると、データ構造変換処理制御部１
０２は、制御データ！ｌｉ、２を介してデータ構造変換
処理制御レジスタ１０１に、変換時のデータ破壊を避け
るため、水平方向データレジスタ１０３を通じての直交
メモリ１０６へのアクセスを禁止するフラグを立てる。

このフラグは、変換処理終了時に自動的にデータ構造変
換制御部１０２により解除される。

次に、データ構造変換処理制御部１０２は、制御信号７
．８，９，１０．１１を用いて、垂直アドレス制御部１
０８により、垂直アドレスＯ番地からデータを読み出し
、１ビツト目から３ビツト目までのデータ（Ｒ；Ｇ；Ｂ
ＩＹ；）をマルチプレクサ群あるいはバレルシフター１
０９を通し、垂直マスク処理部１１０を介して垂直デー
タレジスタ１１１に書き込む。次に、垂直アドレス制御
部１０８の読み出しアドレスを制御信号７により＋１イ
ンクリメントし、垂直アドレス１番地からデータを読み
°出し、１ビツト目から３ビツト目までのデータ（Ｒｉ
＋１　Ｇ　ｉｌｌ　Ｂ　ｉ＋＋　Ｙ　ｉｌｌ　）を、マ
ルチプレクサ群あるいはバレルシフター１０９によって
４ビツト目から７ビツト目にシフト操作を行ない、垂直
マスク処理部１１０で４ヒツト目から７ビツト目以外を
マスク処理して垂直データレジスタ１１１に書き込むと
、垂直データレジスタ１１１上の１ビツト目から７ビツ
ト目までのデータ列は、（Ｒ１ＧｉＢｉＹｉＲｉ＋＋Ｇ
＋＋＋Ｂ；＋＋Ｙ；＋＋）と一画素４ビツト長のデータ
列に変換されている。この処理を垂直アドレス３番地ま
で処理すると、垂直データレジスタ１１１上に、 （Ｒｉ　Ｇ　ｉ　Ｂ　ｉ　Ｙｉ　Ｒｉ＋＋　Ｇｉ＋＋　
Ｂ　＋＋＋　Ｙ１＋＋ＲＩ＋２Ｇ　ｒａ２８　＋＋２　
Ｙ　；＋２ＲＩａ３Ｇ　；＋３８　Ｉａ３Ｙ　１＋３＞
という一画素４ビツト長のデータ列が得られる。

この状態になると、垂直データレジスタ１１１に対して
データバス１を介してのデータの読み出しが実行されな
いかぎり、データ構造変換処理制御部１０２はアイドリ
ング状態を保つが、データの読み出しがあれば、垂直ア
ドレス４番地から、上記と同様の処理を行ないデータの
変換を実行するものである。

発明の効果 このように、本発明を用いれば、水平・垂直の二方向か
ら読み出し及び書き込み可能な直交メモリを応用して、
データ構造の変換を複数ビット並列に処理することがで
きるので、画像データのような大規模なデータのデータ
構造変換を効率よく行なうことができる。

【図面の簡単な説明】

第１図は本発明実施例のブロック図、第２図はｎ枚のビ
ットプレーンでデータを構成した時のメモリ上のアドレ
ス空間の割りつけと画素データの対応関係を示す概略図
、第３図は一画素ｎビットのパックドビクセルでデータ
を構成した時のメモリ上のアドレス空間の割りつけと画
素データの対応関係を示す概略図、第４図は従来例のプ
ログラムによる処理を示すフローチャートである。 １・・・・・・Ｎビット幅のデータバス、２・・・・・
・データ線、３，４．５，６，７，８．９．１０．１１
・・・・・・制御信号線、１２．１３．１４．１５．１
６゜１７．１８．１９・・・・・・データ線、１０１・
・・・・・データ構造変換処理制御レジスタ、１０２・
・・・・・データ構造変換処理制御部、１０３・・・・
・・水平方向データレジスタ、１０４・・・・・・マル
チプレクサ群あるいはバレルシフター、１０５・・・・
・・水平方向マスク処理部、１０６・・・・・・直交メ
モリ、１０７・・・・・・水平アドレス制御部、１０８
・・・・・・垂直アドレス制御部、１０９・・・・・・
マルチプレクサ群あるいはバレルシフター、１１０・・
・・・・垂直マスク処理部、１１１・・・・・・垂直デ
ータレジスタ。 代理人の氏名　弁理士　中尾敏男　はが１名ｌ−バ　ス ｍ−≧→ 一 区 の

Claims (1)

【特許請求の範囲】
1. 一画素Ｎビット構成で形成されている画像データ列を、
   １ビット単位で形成されているＮ枚の要素プレーンに、
   もしくはその逆に、各データ構造を変換する直交メモリ
   変換系をそなえたことを特徴とするデータ構造変換装置
   。