JPH0497281A - 表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば単純マトリックス型の液晶表示素子
に表示動作を実現する表示制御回路に関する。

従来の技術 単純マトリックス型の液晶表示素子は、一対の透明基板
上に相互に直交する状態に、それぞれ複数の行方向電極
と列方向電極とが形成される。各行方向電極は、列方向
に沿って列方向駆動回路により走査され、列方向電極は
行方向に沿って行方向駆動回路で走査されて、各列方向
電極毎に表示信号が出力される。このような行方向駆動
回路と列方向駆動回路とは、ＣＰＴＪ　＜中央処理回路
）からの表示信号と走査信号とに基づいて、それぞれ前
述したような動作を行う。

前記行方向電極と列方向電極との間に介在される液晶に
直流電圧が印加される事態を防ぐために、前言己表示信
号は周期的に極性が反転する極性反転信号とＣＰＵ内で
加算され、交流化され周期的に極性が反転する状態で液
晶に印加されるようにしている。

このような極性反転信号ＦＲＭの例を第８図（２）に示
す、第８図（１）は、前記ｃｐｕ内で生成されるクロッ
ク信号である。極性反転信号ＦＲＭは、たとえば前述し
た列方向駆動回路の動作上のデユーティ（例として１／
１４６デユーテイ）に対応するクロック数をカウントし
、トグル動作で極性が切り替わるようにして生成される
。すなわちＣＰＵ内のカウンタなとで、第８図（１）の
クロック信号ＬＣＫがカウントされ、クロック信号ＬＣ
Ｋの１回目の立ち下がりタイミングで極性反転信号ＦＲ
Ｍは、ローレベルからハイレベルに切り替わる。

以下、クロック信号ＬＣＫを１４６個カウントし、１４
６個目のクロック信号ＬＣＫの立ち下がりタイミングで
極性反転信号ＦＲＭはハイレベルからローレベルに切り
替わる。以下、同様にして極性反転信号ＦＲＭはトグル
動作を行って生成される。

発明が解決しようとする課題 上述した極性反転信号ＦＲＭを用いる従来の液晶表示装
置では、第７図の表示例に示すように、たとえばキャラ
クタ「Ｆ」を表示した場合など、液晶表示装２１１の列
方向、すなわち第７図のＹ方向に点灯しているアドレス
が多い列方向電極の場合、当該点灯している表示領域６
１に関して、前記Ｙ方向下流側の列方向電極上に、第６
図破線で示す誤表示６２が発生することが知られている
。

このような誤表示６２は、液晶表示装置１１の表示品質
を大幅に劣化させることになる。

本発明の目的は上述の技術的課題を解消し、表示品質が
格段に向上された表示制御回路を提供することである。

課題を解決するための手段 本発明は、一対の透明基板上に複数の行方向電極と列方
向電極とが形成されて表示を行う表示手段に接続され、
列方向電極を行方向に沿って走査すると共に表示信号を
出力する行方向駆動手段と、表示手段と行方向駆動手段
とに接続され、表示手段の行方向電極を列方向に沿って
走査すると共に１行方向駆動手段に表示信号と列方向電
極の走査信号とを出力する列方向駆動手段と、列方向駆
動手段に接続され表示信号と走査信号と表示手段に印加
される表示信号の極性を周期的に切換えるた７めの出力
する制御手段とを含み、列方向駆動手段は、入力される
第１極性反転信号より周波数が高い第２極性反転信号を
発生する信号発生手段と、第１極性反転信号と第２極性
反転信号とのいずれか一方を選択する信号選択手段とを
備えることを特徴とする表示制御回路である。

作　　用 本発明に従えば、表示手段に表示を行う場合、行方向駆
動手段で列方向電極を行方向に沿って走査する０列方向
駆動手段で行方向電極を列方向に沿って走査すると共に
、行方向駆動手段に表示信号と列方向電極の走査信号と
を出力する。この列方向駆動手段には制御手段が接続さ
れ、表示信号と走査信号と第１極性反転信号とを出力す
る。第１極性反転信号は、表示手段に印加される表示信
号の極性を周期的に切換えて、表示手段に直流電圧が印
加される事態を回避するためのものである。

列方向駆動手段では、入力される第１極性反転信号より
周波数が高い第２極性反転信号を信号発生手段から発生
し、信号選択手段で前記第１極性反転信号と第２極性反
転信号とのいずれが一方を選択する。

したがって本発明では、列方向電極上に表示箇所が多い
場合、第２極性反転信号を選択する。これにより前記表
示箇所が比較的多い列方向電極上の非表示領域で不所望
な表示が実現される事態を防止することができ、表示品
質を格段に向上できる。また第１および第２極性反転信
号は、いずれか一方が選択されるので、列方向電極上に
比較的表示箇所が少ない場合では、第１極性反転信号を
用いて低消費電力化を図ることができる。

実施例 第１図は本発明の一実施例の構成を示すブロック図であ
り、第２図はコモン駆動回路１が用いろれるデータ処理
装置２のブロック図であり、第３図はデータ処理装置２
の平面図である。このデータ処理装置２はいわゆる手帳
サイズであって、第１操作部３と第２操作部４とが結合
部５で開閉自在に構成される。第２操作部４はカーソル
キー６、機能設定キー７、キャラクタ入カキ−８および
置数キー９などが配置される。一方、第１操作部３には
いわゆる透明タッチキー１０と、液晶表示装置１１とが
配置される。

このようなデータ処理装置２はたとえばマイクロプロセ
ッサなどを含んで構成されるＣＰＵ　（中央処理回路）
１２を備え、このＣＰＵ１２に前記透明タッチキー１０
および第２操作部４の各キー人力手段が接続され、また
各種入力データの記憶や動作時のデータのワーキング領
域などとして用いられるＲＡＭ　（ランダムアクセスメ
モリ）１３や、ＣＰＵ１２の制御動作を規定するプログ
ラムや表示用フォントデータまたカレンダデータなどが
記憶されているＲＯＭ　（リードオンリメモリ）１４が
接続される。

さらにＣＰＵ　１２には、計時用の計時回路１５と、液
晶表示装置１１の表示動作を後述するように制御するコ
モン駆動回路１と、コモン駆動回路１からのコントラス
ト信号に基づいてコモン駆動回路１に供給する液晶電源
電位を変化し、またＣＰＵ１２からの制御信号によって
動作状Ｂ／停止状態が切り替えられる液晶電源回路１６
とが接続される。前記コモン駆動回路１には複数（本実
施例では８個）のセグメント駆動回路１７が接続され、
コモン駆動回路１とともに液晶表示装置１１の表示状態
を制御する。液晶表示装置１１は一対の透明基板１１ａ
、ｌｌｂ上にコモン電極１１ｃセグメント電極１１ｄを
形成し、その間に液晶層１１ｅを介在して構成される。

前記コモン駆動回路１のブロック図は第１図に示される
。コモン駆動回路１は、ＣＰＵ１２がら書込み／読出し
制御信号Ｒ／Ｗ、クロック信号φ、ビジー信号ＢＹおよ
びチップイネーブル信号ＣＥなどが供給され、またアド
レスデータＡＤ、表示データＤＩなどが供給される制御
回路１９を備える。このうち、前記表示データＤＩはバ
ッファ２０を介して入力される。また、コモン駆動回路
１は、フレーム信号ＰＲと、セグメント電極による表示
の○Ｎ１０ＦＦを制御する制御信号ＤＩＳと、クロック
信号ＬＣＫとをセグメント駆動回路１７へ出力する。こ
のようなデータ処理装置２は前述したように、手帳サイ
ズの携帯用であり、データ処理装置２の動作に必要な各
種基準電圧は電池２５に接続された電源回路２６から発
生される。

制御回路１９にはデータ処理回路２１が接続され、ＣＰ
Ｕ１２から転送されるアドレスデータや表示データなど
に予め定められる論理演算（ＳＥＴ、ＡＮＤ、ＯＲ，Ｘ
ＯＲなど）を施した後、セグメント駆動回路１７にデー
タを送出する。メモリ制御回路２２はＣＰＵ１２から送
出されたアドレスデータをどのセグメント駆動回路１７
に転送するかを決定し、選択されたセグメント駆動回路
１７のいずれかにおける相対アドレスを発生する。

タイミング発生回路２３は、コモン駆動回路１内の各種
演算処理などに用いられるクロック信号などを発生し、
発振器２４からの基準クロック信号が供給される。

コモン信号制御回路２７およびコモン側デコーダ２８は
タイミング発生回路２３で発生されたクロック信号を用
いて、液晶表示装置１１のコモン電極に供給されるコモ
ン信号を発生する。また制御回路１９には後述するよう
な構成と作用とを有するウィンド処理回路２つが接続さ
れ、コントラスト調整回路４６は液晶表示装置１１にお
ける表示上の濃度を記憶し、濃度データはＣＰＵ　１２
から設定される。液晶表示装置１１のコントラスト調整
はコントラスト調整回路４６における濃度データに基づ
いて、第２図に示す液晶電源回路１６で行われ、液晶電
源回路１６からの液晶電源電位をコモン駆動回路１内に
取込むための液晶電圧入力部１７が設けられる。

第４図は、前記コモン駆動回路１に備えられる本発明の
一実施例の信号発生回路６３の構成を示すブロック図で
ある。信号発生回路６３は、たとえば８ビツトのＦＲＭ
レジスタ６４を備え、ＦＲＭデータはＣＰＬ１１２がら
ソフトウェア処理によって入力され格納される。ＦＲＭ
レジスタ６４の下位７ビツトが後述する第２極性反転信
号ＦＲＭ２の周期を決定する。最上位ビットＦＸは、Ｃ
ＰＵ１２から入力される第１極性反転借号ＦＲＭＩと、
後述するように発生され、第１極性反転信号ＦＲＭＩよ
り高周波数の第２極性反転信号ＦＲＭ２とのいずれか一
方を選択する信号選択回路６５の選択動作を規定する。

ＦＲＭレジスタ６４がらの下位７ビツトのＦＲＭデータ
は、ＦＲＭデータ記憶部６６に格納される。

一方、信号発生回路６３は、クロック信号ＬＣＫが入力
される度に＋１インクリメント動作を行うカウント回路
６７を備え、そのカウント値はＦＲＭデータと比較回路
６８で比較される。比較回路６８が入力データ間の不一
致を検出している間、たとえばハイレベルの不一致検出
信号がライン１１を介してカウント回路６７に入力され
、前記インクリメント動作を継続する。

比較回路６８が入力データ間の一致状態を検出すると、
ハイレベルがらローレベルに立ち下がる一致信号をライ
ン１２に出力し、この一致信号はカウント回路６７に入
力されてカウント動作がリセットされる。また前記一致
信号はバイナリカウンタ６つに入力され、バイナリカウ
ンタ６つの最下位ビットが前記信号選択回路６５を構成
するＡＮＤ回路７０に入力される。

前記ＡＮＤ回路７０には、ＦＲＭレジスタ６４の最上位
ビットＦＸが入力され、また最上位ビットＦＸの反転回
路７１による反転信号がＡＮＤ回路７２に、ＣＰＵ１２
がら入力される第１極性反転信号ＦＲＭＩと共に入力さ
れる。ＡＮＤ回路７０．７２の出力は、ＯＲ回路７３に
入力されＯＲ回路７３の出力が信号選択回路６５の出力
となり、バイナリカウンタ６９の出力である第２極性反
転信号ＦＲＭ２と、前記第１極性反転信号ＦＲＭＩとの
いずれか一方を出力する。

第５図は、前記信号発生回路６３の回路例を示すブロッ
ク図である。前記ＦＲＭレジスタ６４およびＦＲＭデー
タ記憶部６６には、ＣＰＵ１２がらの８ビツトのデータ
を記憶するラッチ回路７４が備えられ、出力側の下位デ
ータＤｏ〜Ｄ６は、比較回路６８に含まれる６つの排他
的論理和回路７５にそれぞれ個別に入力され、各排他的
論理和回路７５の出力はＮＡＮＤ回路７６に共通に入力
され、その出力が前記バイナリカウンタ６９に入力され
る。

前記カウント回路６７はクロック信号ＬＣＫが入力され
る度に、入力データをラッチして出力する７ビツトのラ
ッチ回路７７を備え、その出方はインクリメント回路７
８に入力され、ラッチ回路７７からの出力データが入力
される度にインクリメント回路７８は入力データを＋１
インクリメントして７ビツト並列に出方する。その出方
は各ビット毎に設けられた反転回路７９とＮＯＲ回路８
０とをそれぞれ介して、前記ラッチ回路７７に各ビット
毎に入力される。７つのＮＯＲ回路８ｏには、前記ＮＡ
ＮＤＡＮＤ回路らの出力が反転回路８１で反転されて、
カウント回路６７のリセット信号として入力される。

前記７ビツトのラッチ回路７７の出力は、比較回路６８
を構成する７つの排他的論理和回路７５にそれぞれ入力
される。′すなわち、前記ラッチ回路７７の７ビツトの
パラレル出力と、ラッチ回路７４の７ビツトのパラレル
出力とが全てビット毎に一致したとき、ＮＡＮＤ回路７
６の７ビツトの入力は全て論理「１」と成り、このとき
にのみＮＡＮＤ回路７６の出力はハイレベルからローレ
ベルに切り替わり、このタイミングの度にバイナリカウ
ンタ６つがカウントアツプする。またＮＡＮＤ回路７６
からのハイレベルからローレベルへ切り替わる信号は、
カウント回路６７の７つのＯＲ回路８０の各出力を全て
ローレベルに固定し、ラッチ回＃＠７７がリセットされ
る。信号選択回路６５の第４図に示すＯＲ回路７３は、
ＮＯＲ回路８２と反転回路８３とから構成される。

前記ラッチ回路７４の最上位ビットＤ７が「１」のとき
ＡＮＤ回路７０は導通し、ＡＮＤ回路７１は遮断される
。したがってＯＲ回路７３は、バイナリカウンタ６９か
らの第２極性反転信号ＦＲＭ２を極性反転信号ＰＲ，Ｍ
として出力する。一方、ラッチ回路７４の最上位ビット
Ｄ７が「０」のときＡＮＤ回路７２が導通し、ＡＮＤ回
路７０は遮断される。この場合には、ＡＮＤ回路７２に
入力されているＣＰＵ１２からの第１極性反転信号ＦＲ
ＭＩが信号選択回路６５からの極性反転信号ＦＲＭとし
て出力される。

第６図は、本実施例の動作を説明するタイムチャートで
ある。第４図示のＦＲＭレジスタ６４の下位７ビツトに
は、予めＣＰＵ１２からＦＲＭデータＮが設定されてい
る場合を説明する。カウント回路６７がリセット処理後
、最初に入力されるクロック信号ＬＣＫの立ち下がりタ
イミングで、カウント回路６７はカウント値−１を出力
し、比較回路６８は前記不一致信号を出力し、カウント
回路６７のカウント動作を継続させる。

このとき比較回路６８の出力は「１」であり、前記ＦＲ
Ｍレジスタ６４の最上位ビットが「１」であれば、バイ
ナリカウンタ６９のハイレベルの出力が極性反転信号Ｆ
ＲＭとして出力され、第６図（２）の波形が得られる。

この後、カウント回路６７のカウント値−Ｎとなると、
比較回路６８に含まれる７つの排他的論理和回路７５の
出力か全て論理「１」となり、ＮＡＮＤ回路７６の出力
がハイレベルからローレベルに切り替わる切換えタイミ
ングで、バイナリカウンタ６つの非反転出力はローレベ
ルに切り替わり、第６図（２）図示の波形が得られる。

以下、同様な動作を繰り返すことにより、バイナリカウ
ンタ６つからの第２極性反転信号ＦＲＭ２が極性反転信
号ＦＲＭとして出力されることになる。

このような極性反転信号ＦＲＭは、ＣＰＵ１２から入力
される第１極性反転信号ＦＲＭＩより高周波数である。

したがって、第７図の液晶表示装置１１の表示例に示さ
れるように、Ｙ方向に比較的多い点灯領域が設定された
セグメント電極上に従来例で説明したような誤表示６２
が生じる事態が防がれる。

一方、液晶表示装置１１の表示領域５９内で、比較的点
灯箇所が少ないセグメント電極に関しては、ＦＲＭレジ
スタ６４の最上位ビットを「０」に設定し、ＣＰＵ１２
からの第１極性反転借号ＦＲＭＩを用いる。これにより
第４図示の信号発生回路６３から第１極性反転信号ＦＲ
ＭＩを出力するようにできる。これにより、たとえばデ
ータ処理装置２の低消費電力化を図ることができる。

発明の効果 以上のように本発明に従えば、列方向駆動手段では、入
力される第１極性反転信号より周波数が高い第２極性反
転信号を信号発生手段から発生し、信号選択手段で前記
第１極性反転信号と第２極性反転信号とのいずれか一方
とを選択する。したがって本発明では、列方向電極上に
表示箇所が多い場合、第２極性反転信号を選択する。こ
れにより前記表示箇所が比較的多い列方向電極上の非表
示領域で不所望な表示が実現される事態を防止すること
ができ、表示品質を格段に向上できる。また第１および
第２極性反転信号は、いずれか一方が選択されるので、
列方向電極上に比較的表示箇所が少ない場合では、第１
極性反転信号を用いて低消費電力化を図ることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例に従うコモン駆動回路１のブ
ロック図、第２図はデータ処理装置２のブロック図、第
３図はデータ処理装置２の平面図、第４図は本発明の一
実施例の信号発生回路６３のブロック図、第５図は信号
発生回路６３の回路例を示すブロック図、第６図は本実
施例の動作を説明するタイムチャート、第７図は本実施
例および従来例の作用を説明する図、第８図は従来例の
タイムチャートである。 １・・・コモン駆動回路、２・・・データ処理装置、１
１・・・液晶表示装置、１７・・・セグメント駆動回路
、６３・・・信号発生回路、６４・・・ＦＲＭレジスタ
、６５・・・信号選択回路、６６・・・ＦＲＭデータ記
憶部、６７・・・カウント回路、６８・・・比較回路、
６９・・・バイナリカウンタ 代理人　　弁理士　画数　圭一部 第 図 第 図 手続補正書（方式） 平成　２年１２月　４日 第 第 図 図 特願平２−２１３１６４ ２、発明の名称 表示制御回路 ３、補正をする者 事件との関係　　出願人 住所　大阪市阿倍野区長池町２２番２２号名称　（５０
４）シャープ株式会社 代表者　辻　　晴　雄 ４、代理人 住　所　大阪市西区西本町１丁目１３番３８号　新興産
ビル国装置ＥＸ　０５２５−５９８５　　ＩＮＴＡＰＴ
国際ＦＡＸ　（０６）５３８−０２４７（代表）６、補
正の対象 図面 ７、補正の内容 図面の浄書（内容に変更なし） 以 上

Claims (1)

1. 【特許請求の範囲】 一対の透明基板上に複数の行方向電極と列方向電極とが
   形成されて表示を行う表示手段に接続され、列方向電極
   を行方向に沿って走査すると共に表示信号を出力する行
   方向駆動手段と、 表示手段と行方向駆動手段とに接続され、表示手段の行
   方向電極を列方向に沿って走査すると共に、行方向駆動
   手段に表示信号と列方向電極の走査信号とを出力する列
   方向駆動手段と、 列方向駆動手段に接続され、表示信号と、走査信号と、
   表示手段に印加される表示信号の極性を周期的に切換え
   るための第１極性反転信号とを出力する制御手段とを含
   み、 列方向駆動手段は、入力される第１極性反転信号より周
   波数が高い第２極性反転信号を発生する信号発生手段と
   、第１極性反転信号と第２極性反転信号とのいずれか一
   方を選択する信号選択手段とを備えることを特徴とする
   表示制御回路。