JPH0497524A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に素子が形成
された半導体基板の裏面研削方法に関する。

〔従来の技術〕

従来、半導体装置の製造方法において、素子形成後の半
導体基板の上にレジストを塗布して裏面研削を行なう工
程があるが、研削時に半導体基板の割れが多発する場合
がある。この割れを防止する為、半導体基板表面に裏面
研削用テープをはりつける方法が提案され実施されてい
る。以下、第２図及び第３図を用いて更に説明する。

まず第３図（ａ）に示すように、シリコン基板１の上に
、アルミニウムからなるポンディングパッド２を０．５
〜１．７μｍの厚さに形成する。

次で全面に厚さ０．２〜１．０μｍの窒化膜３を形成し
たのち、その上にパッシベーション膜として有機Ｍ４を
厚さ１．０〜５．０μｍ程度に形成する。ホンディング
パッド部の開口方法は、はじめにフォトレジストを用い
たパターン形成により有機膜４をウェットエツチングで
開口させ、次に窒化膜３をドライエツチングして開口し
、ポンディングパッド２を露出させる。このドライエツ
チングの際、有機膜４と窒化膜３の接する点からもエツ
チングが進行し、ポンディングパッド２と窒化膜３と有
機膜４との間にアンダーカット部１１が形成される。

このように構成された半導体素子を有する半導体基板表
面に、第２図に示す基材フィルム８と糊９からなる裏面
研削用テープをセパレータ１０からはがしてはりつけ、
裏面研削を行なうと、アンダーカット部１１に糊９が入
り込んでしまい、裏面研削後テープを剥ぎ取った後も第
３図（ｂ）の様に糊９がポンディングパッド２上に残る
という不都合があった。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法では、裏面研削後
に糊残りが発生し、ポンディングパッドに接続されるワ
イヤの接着強度が低下し、半導体装置の信頼性を低下さ
せるという欠点がある。基材フィルム９糊及びセパレー
タの材質、厚さ、硬さ、粘着力、糊付の混合比等の変更
によっても糊残りを防止することは困難であった。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、素子が形成された半
導体基板の表面にフォトレジストを塗布し、その上に裏
面研削用テープを貼り付けた後半導体基板の裏面研削を
行なうものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を説明するための半導体チッ
プの断面図である。

素子が形成されたシリコン基板１の上にアルミニウムか
らなるポンディングパッド２を０．５〜１．７μｍの厚
さに形成し、次で厚さ０．２〜１．０μｍの窒化ＷＡ３
とパッシベーション膜としての厚さ１．Ｏ〜５．０μｍ
程度の有機膜４を形成する。次で、ウェットエツチング
法により、有機膜４を、そしてドライエツチング法によ
り窒化膜３をエツチングしてポンディングパッド２の表
面を露出させる。次でフォトレジスト５をＱ、　２〜５
，０μｍの厚さに塗布しエツチングにより形成されたア
ンダーカット部を埋め、その上に裏面研削用テープ６を
貼付けたのちシリコン基板１の裏面７を研削する。次に
裏面研削用テープ６を剥き取り、フォトレジスト５を除
去し、水洗を行なう。

このように本実施例によれば、エツチングにより形成さ
れた有機Ｊｌｌ（４と窒化膜３の接する部分に形成され
るアンダーカット部をフォトレジストで埋めることがで
きるため、裏面研削用テープを貼り付けても、その糊が
残ることはなくなる。

〔発明の効果〕

以上説明したように本発明は、ポンディングパッドと窒
化膜と有機膜の接点部にエツチングによって出来たアン
ダーカット部をフォトレジストを塗布して埋込んだのち
裏面研削用テープを貼り、半導体基板の裏面研削を行う
ことにより、糊残りを防止できるため、半導体装置の信
頼性を向上させることができるという効果がある。

３・・・窒化膜、４・・・有機膜、５・・・フォトレジ
スト、６・・・裏面研削用テープ、７・・・裏面、８・
・・基材フィルム、９・・・糊、１０・・・セパレータ
、１１・・・アンダーカット部。

Claims (1)

【特許請求の範囲】
1. 　素子が形成された半導体基板の表面にフォトレジスト
   を塗布し、その上に裏面研削用テープを貼り付けた後半
   導体基板の裏面研削を行なうことを特徴とする半導体装
   置の製造方法。