JPH0497620A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0497620A JPH0497620A JP2215313A JP21531390A JPH0497620A JP H0497620 A JPH0497620 A JP H0497620A JP 2215313 A JP2215313 A JP 2215313A JP 21531390 A JP21531390 A JP 21531390A JP H0497620 A JPH0497620 A JP H0497620A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- sawtooth wave
- data
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 22
- 230000000630 rising effect Effects 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 8
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は磁気ディスク装置等のデータ弁別回路に用い
て好適な位相同期回路に関する。
て好適な位相同期回路に関する。
「従来の技術」
従来の磁気ディスク装置等のデータ弁別回路に用いられ
る位相同期回路は、制御電圧によって発振信号の周波数
が制御される電圧制御発振回路（以下、ｖＣＯという）
と、入力信号の位相と発振信号の位相とを比較し、その
位相差に応じた位相差パルスを出力する位相比較回路と
、位相差パルスをアナログ信号に変換するチャージポン
プ回路と、チャージポンプ回路の出力信号を平滑化する
ローパスフィルタ（以下、ＬＰＦという）とから構成さ
れ、ＬＰＦの出力信号がｖＣＯに制御電圧として入力さ
れ、発振信号の周波数が制御される閉ループ回路となっ
ている。
る位相同期回路は、制御電圧によって発振信号の周波数
が制御される電圧制御発振回路（以下、ｖＣＯという）
と、入力信号の位相と発振信号の位相とを比較し、その
位相差に応じた位相差パルスを出力する位相比較回路と
、位相差パルスをアナログ信号に変換するチャージポン
プ回路と、チャージポンプ回路の出力信号を平滑化する
ローパスフィルタ（以下、ＬＰＦという）とから構成さ
れ、ＬＰＦの出力信号がｖＣＯに制御電圧として入力さ
れ、発振信号の周波数が制御される閉ループ回路となっ
ている。
「発明が解決しようとする課題」
ところで、上述した従来の位相同期回路においては、系
の特性、安定性、同期化のための系の整定時間など、回
路設計性能の評価が複雑であるという欠点があった。
の特性、安定性、同期化のための系の整定時間など、回
路設計性能の評価が複雑であるという欠点があった。
また、回路素子のばらつきによって特性の変化が発生す
るという欠点があった。
るという欠点があった。
さらに、回路の長時間の安定性に不安が残るという問題
があった。
があった。
加えて、系の整定（位相同期）時間が必要であるという
欠点があった。
欠点があった。
この発明は上述した事情に鑑みてなされたもので、回路
素子がばらついても特性が変化せず、また、長時間安定
した特性を示し、さらに、系の整定に時間を要しない位
相同期回路を提供することを目的としている。
素子がばらついても特性が変化せず、また、長時間安定
した特性を示し、さらに、系の整定に時間を要しない位
相同期回路を提供することを目的としている。
「課題を解決するための手段」
この発明は、所定周期の発振信号を出力する発振回路と
、前記発振信号に同期した冨１の鋸歯状波信号を出力す
る第１の鋸歯状波発生回路と、前記発振信号に同期する
と共に、前記第１の鋸歯状波信号とは逆相の第２の鋸歯
状波信号を出力し、同期開始が指示された後、入力され
るデータパルス列の先頭パルスの立ち上がり工、ジによ
りその出力レベルを保持する第２の鋸歯状波発生回路と
、前記第１および第２の鋸歯状波信号を比較して比較信
号を出力する比較回路と、前記比較信号の周期を分周す
る分周回路とを具備することを特徴としている。
、前記発振信号に同期した冨１の鋸歯状波信号を出力す
る第１の鋸歯状波発生回路と、前記発振信号に同期する
と共に、前記第１の鋸歯状波信号とは逆相の第２の鋸歯
状波信号を出力し、同期開始が指示された後、入力され
るデータパルス列の先頭パルスの立ち上がり工、ジによ
りその出力レベルを保持する第２の鋸歯状波発生回路と
、前記第１および第２の鋸歯状波信号を比較して比較信
号を出力する比較回路と、前記比較信号の周期を分周す
る分周回路とを具備することを特徴としている。
「作用」
この発明によれば、まず、第２の鋸歯状波発生回路は、
同期開始が指示された後、データパルス列が入力される
と、データパルス列の先頭ノ（ルスの立ち上がりエツジ
によりその出力レベルを保持する。
同期開始が指示された後、データパルス列が入力される
と、データパルス列の先頭ノ（ルスの立ち上がりエツジ
によりその出力レベルを保持する。
次に、比較回路は、第１のおよび第２の鋸歯状波信号を
比較し、比較信号を出力する。
比較し、比較信号を出力する。
そして、分周回路は、比較信号の周期を分周して出力す
る。
る。
「実施例」
以下、図面を参照してこの発明の一実施例について説明
する。第１図はこの発明の一実施例による位相同期回路
の構成を示すブロック図であり、この図において、１は
第２図（ａ）に示す所定周期の発振信号ＳＰを出力する
発振回路、２は発振信４９３ Ｐに同期した鋸歯状波信
号５ｃｌ（第２図（ｂ）参照）を出力する鋸歯状波発生
回路である。
する。第１図はこの発明の一実施例による位相同期回路
の構成を示すブロック図であり、この図において、１は
第２図（ａ）に示す所定周期の発振信号ＳＰを出力する
発振回路、２は発振信４９３ Ｐに同期した鋸歯状波信
号５ｃｌ（第２図（ｂ）参照）を出力する鋸歯状波発生
回路である。
また、３は鋸歯状波発生回路であり、発振信号Ｓ、に同
期すると共に、鋸歯状波信号ＳＣ＋とは逆相の鋸歯状波
信号Ｓｅｔを出力し、図示せぬ制御回路から送信される
同期開始指示信号Ｓ？が入力端子４から入力された後、
図示せぬデータパルス発生回路から出力され、入力端子
５から入力されるデータパルス列ＳＤの先頭の立ち上が
りエツジによりその出力レベルを保持する。
期すると共に、鋸歯状波信号ＳＣ＋とは逆相の鋸歯状波
信号Ｓｅｔを出力し、図示せぬ制御回路から送信される
同期開始指示信号Ｓ？が入力端子４から入力された後、
図示せぬデータパルス発生回路から出力され、入力端子
５から入力されるデータパルス列ＳＤの先頭の立ち上が
りエツジによりその出力レベルを保持する。
さらに、６は比較回路であり、鋸歯状波信号Ｓｃｌおよ
びＳＣＩを入力し、鋸歯状波信号ＳＣＩのレベルが鋸歯
状波信号Ｓｅｗのレベルよりも大きい場合に、′Ｈルベ
ルの比較信号ＳｌＩを出力する。７は比較信号Ｓ、ｌの
周期を１／２に分周して分局信号ＳＮを出力する分周回
路である。
びＳＣＩを入力し、鋸歯状波信号ＳＣＩのレベルが鋸歯
状波信号Ｓｅｗのレベルよりも大きい場合に、′Ｈルベ
ルの比較信号ＳｌＩを出力する。７は比較信号Ｓ、ｌの
周期を１／２に分周して分局信号ＳＮを出力する分周回
路である。
加えて、８は分局信号ＳＮが出力される出力端子、９は
データパルス列Ｓ、が出力される出力端子である。
データパルス列Ｓ、が出力される出力端子である。
このような構成において、鋸歯状波発生回路３は、図示
せぬ制御回路から送信される同期開始指示信号Ｓ？（第
２図（ｄ）参照）が入力端子４を介して入力された後、
図示せぬデータパルス発生回路から出力されたデータパ
ルス列ＳＯ（第２図（ｅ）参照）が入力端子５を介して
入力されると、第２図（Ｃ）に示すように、データパル
ス列ＳＩ）の先頭パルスＳｒ、ｌの立ち上がりエツジに
よりその出力レベル５ｅｌＬを保持する。
せぬ制御回路から送信される同期開始指示信号Ｓ？（第
２図（ｄ）参照）が入力端子４を介して入力された後、
図示せぬデータパルス発生回路から出力されたデータパ
ルス列ＳＯ（第２図（ｅ）参照）が入力端子５を介して
入力されると、第２図（Ｃ）に示すように、データパル
ス列ＳＩ）の先頭パルスＳｒ、ｌの立ち上がりエツジに
よりその出力レベル５ｅｌＬを保持する。
次に、比較回路６は、鋸歯状波信号ＳＣ＋およびＳ ｅ
ｔを入力し、鋸歯状波信号ＳＣＩのレベルが鋸歯状波信
号Ｓ ｅｔのレベルよりも大きい場合に、第２図（ｆ）
に示す”Ｈ”レベルの比較信号Ｓ、ｌを出力する。
ｔを入力し、鋸歯状波信号ＳＣＩのレベルが鋸歯状波信
号Ｓ ｅｔのレベルよりも大きい場合に、第２図（ｆ）
に示す”Ｈ”レベルの比較信号Ｓ、ｌを出力する。
そして、分周回路７は、比較信号Ｓ。の立ち上がりエツ
ジ毎にその周期を１／２に分周し、第２図（ｇ）および
（ｈ）に示す”Ｈ”レベルのデータセルＤと−Ｌ″レベ
ルのクロックセルＣからなる１ビツトセルの分周信号Ｓ
、Ｉを出力する。これにより、分周信号Ｓ、が出力端子
８から出力される。また、データパルス列ＳＤは出力端
子９からそのまま出力される。
ジ毎にその周期を１／２に分周し、第２図（ｇ）および
（ｈ）に示す”Ｈ”レベルのデータセルＤと−Ｌ″レベ
ルのクロックセルＣからなる１ビツトセルの分周信号Ｓ
、Ｉを出力する。これにより、分周信号Ｓ、が出力端子
８から出力される。また、データパルス列ＳＤは出力端
子９からそのまま出力される。
次に、Ｍ Ｆ Ｍ （Ｍｏｄｉｆｉｅｄ Ｆ ｒｅｑｕ
ａｎｃｙ Ｍｏｄｕｌａｔｔｏｎ）規則に従って分周信
号Ｓ、ｌおよびデータパルス列ＳＤから図示せぬデータ
復調回路がデータを復調する動作について説明する。
ａｎｃｙ Ｍｏｄｕｌａｔｔｏｎ）規則に従って分周信
号Ｓ、ｌおよびデータパルス列ＳＤから図示せぬデータ
復調回路がデータを復調する動作について説明する。
まず、データ復調回路は、第２図（ｅ）および（ｇ）に
示すように、分周信号Ｓ。のパルスＳ＋ａｏ＋の”Ｈ”
レベル中央にデータパルス列ＳＤＩの立ち上がりを検知
し、データセルＤに１”を得、クロックセルＣに０″を
得る。
示すように、分周信号Ｓ。のパルスＳ＋ａｏ＋の”Ｈ”
レベル中央にデータパルス列ＳＤＩの立ち上がりを検知
し、データセルＤに１”を得、クロックセルＣに０″を
得る。
これにより、第２図（ｊ）に示すように、ピットセルＳ
、の先頭Ｓ ＩＩＩは、”１”というデータに復調され
る。
、の先頭Ｓ ＩＩＩは、”１”というデータに復調され
る。
以下、データ復調回路は、冨２図（ｅ）および（ｇ）に
示すように、分周信号Ｓ、のパルスＳ ｘｏ＊の”Ｈ”
レベルにデータパルス列Ｓ□の立ち上がりを、パルスＳ
ＭＤＩの”Ｈ”レベルにデータパルス列Ｓ、、。
示すように、分周信号Ｓ、のパルスＳ ｘｏ＊の”Ｈ”
レベルにデータパルス列Ｓ□の立ち上がりを、パルスＳ
ＭＤＩの”Ｈ”レベルにデータパルス列Ｓ、、。
の立ち上がりを、パルスＳ、Ｄ、の”Ｈ″レベルデータ
パルス列Ｓ、、の立ち上がりを、パルス５ＩＩＩ、。
パルス列Ｓ、、の立ち上がりを、パルス５ＩＩＩ、。
のＨ”レベルにデータパルス列＄。、の立ち上がりを、
それぞれ検知し、データセルＤに”１”を得、クロック
セルＣに”０”を得る。
それぞれ検知し、データセルＤに”１”を得、クロック
セルＣに”０”を得る。
これにより、第２図（ｊ）に示すように、ピットセルＳ
□ｒ Ｓ Ｂｍ＋ Ｓ ａｓおよび５ｌｌｌは、′１″
というデータに復調される。
□ｒ Ｓ Ｂｍ＋ Ｓ ａｓおよび５ｌｌｌは、′１″
というデータに復調される。
また、データ復調回路は、第２図（ｅ）および（ｇ）の
分周信号Ｓ８のパルスＳ１１゜、と５１１ｃ！およびＳ
、。
分周信号Ｓ８のパルスＳ１１゜、と５１１ｃ！およびＳ
、。
、とＳ ｍｃａに示すように、データセルＤにもクロッ
クセルＣにも共に、データパルスＳゎを検知しない場合
には、第２図（３）に示すように、ビットセルＳ□およ
び５ｌｌｆｆは、′０”というデータに復調される。
クセルＣにも共に、データパルスＳゎを検知しない場合
には、第２図（３）に示すように、ビットセルＳ□およ
び５ｌｌｆｆは、′０”というデータに復調される。
さらに、データ復調回路は、第２図（ｅ）および（ｇ）
の分周信号ｓ、のパルス５ＭＣｌのＬ”レベルにデータ
パルス列ＳＤ４の立ち上がりを、パルスＳ。Ｃ、の”Ｌ
”レベルにデータパルス列Ｓ□の立ち上がりを、それぞ
れ検知し、データセルＤに”０”を得、クロックセルＣ
に”１”を得る。
の分周信号ｓ、のパルス５ＭＣｌのＬ”レベルにデータ
パルス列ＳＤ４の立ち上がりを、パルスＳ。Ｃ、の”Ｌ
”レベルにデータパルス列Ｓ□の立ち上がりを、それぞ
れ検知し、データセルＤに”０”を得、クロックセルＣ
に”１”を得る。
これにより、第２図（ｊ）に示すように、ビットセルＳ
ｓｈおよびＳｌ、は、０”というデータに復調される
。
ｓｈおよびＳｌ、は、０”というデータに復調される
。
以上説明した一連の動作により、発振信号ＳＰと非同期
なデータパルス列ＳＤは、その位相が同期化されること
により、データビット［１１１００００１１コに復調さ
れる。
なデータパルス列ＳＤは、その位相が同期化されること
により、データビット［１１１００００１１コに復調さ
れる。
以上説明したように、この発明は、発振回路１の発振信
号ＳＰの周期そのものを変化させることなく、発振信号
ＳＰと非同期なデータ列Ｓ、との位相差を検出し、発振
信号Ｓｒにその位相差を加減算して同期化した分周信号
Ｓ。を生成するようにしたので、回路素子がばらついて
も特性が変化せず、また、長時間安定した特性を示し、
さらに、系の整定に時間を要しない。
号ＳＰの周期そのものを変化させることなく、発振信号
ＳＰと非同期なデータ列Ｓ、との位相差を検出し、発振
信号Ｓｒにその位相差を加減算して同期化した分周信号
Ｓ。を生成するようにしたので、回路素子がばらついて
も特性が変化せず、また、長時間安定した特性を示し、
さらに、系の整定に時間を要しない。
「発明の効果」
以上説明したように、この発明によれば、以下に示す効
果が得られる。
果が得られる。
■ 回路素子のばらつきによる影響を低減できる。
■ 経時的なあるいは外部的な要因による影響■ 長時
間に亙って安定した特性が得られる。
間に亙って安定した特性が得られる。
■ この発明による位相同期回路を磁気ディスク装置に
適用すれば、電圧制御発振回路の引き込み動作に用いら
れる冗長データ列を短縮することができるので、磁気デ
ィスク装置を高容量化できる。
適用すれば、電圧制御発振回路の引き込み動作に用いら
れる冗長データ列を短縮することができるので、磁気デ
ィスク装置を高容量化できる。
■ 回路特性の評価および回路設計が容易になる。
■ 回路構成が単純なため、ローコスト化できる。
第１図はこの発明の一実施例による位相同期回路の構成
を示すブロック図、第２図は第１図の回路各部に入出力
される信号のタイミングチャートである。 １・・・・・・発振回路、２，３・・・・・・鋸歯状波
発生回路、４．５・・・・・・入力端子、６・・・・・
・比較回路、７・・・・・・分周回路、８，９・・・・
・・出力端子。 を低減できる。
を示すブロック図、第２図は第１図の回路各部に入出力
される信号のタイミングチャートである。 １・・・・・・発振回路、２，３・・・・・・鋸歯状波
発生回路、４．５・・・・・・入力端子、６・・・・・
・比較回路、７・・・・・・分周回路、８，９・・・・
・・出力端子。 を低減できる。
Claims (1)
- 【特許請求の範囲】 所定周期の発振信号を出力する発振回路と、前記発振信
号に同期した第１の鋸歯状波信号を出力する第１の鋸歯
状波発生回路と、 前記発振信号に同期すると共に、前記第１の鋸歯状波信
号とは逆相の第２の鋸歯状波信号を出力し、同期開始が
指示された後、入力されるデータパルス列の先頭パルス
の立ち上がりエッジによりその出力レベルを保持する第
２の鋸歯状波発生回路と、 前記第１および第２の鋸歯状波信号を比較して比較信号
を出力する比較回路と、 前記比較信号の周期を分周する分周回路と を具備することを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215313A JPH0497620A (ja) | 1990-08-15 | 1990-08-15 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215313A JPH0497620A (ja) | 1990-08-15 | 1990-08-15 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497620A true JPH0497620A (ja) | 1992-03-30 |
Family
ID=16670251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2215313A Pending JPH0497620A (ja) | 1990-08-15 | 1990-08-15 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337776A (ja) * | 1993-05-31 | 1994-12-06 | Toshiba Corp | 乗算器 |
-
1990
- 1990-08-15 JP JP2215313A patent/JPH0497620A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337776A (ja) * | 1993-05-31 | 1994-12-06 | Toshiba Corp | 乗算器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522413B2 (ja) | 位相周波数比較器 | |
| KR920011060A (ko) | 위상 동기회로ic | |
| EP1191530A3 (en) | Optical disk device | |
| CA1278833C (en) | Synchronizing clock signal generator | |
| EP0878911B1 (en) | Clock extraction circuit | |
| JPH0497620A (ja) | 位相同期回路 | |
| JPS6339209A (ja) | 同期回路 | |
| JPH0310589A (ja) | 位相固定された副搬送波再生回路 | |
| JPS5829113A (ja) | デジタル信号処理装置の同期回路 | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPH04157673A (ja) | 位相同期回路 | |
| JP2542933B2 (ja) | 時間軸補正回路 | |
| JP2871735B2 (ja) | 位相自動調整回路 | |
| JPS6177426A (ja) | 位相比較回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| SU970445A1 (ru) | Устройство выделени синхроимпульсов | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JP3144735B2 (ja) | 同期信号発生器 | |
| JPH0247653Y2 (ja) | ||
| JPS5997231A (ja) | 位相同期回路 | |
| JPH02121518A (ja) | ワンショット回路 | |
| JPH0331016B2 (ja) | ||
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPS6245240A (ja) | デイジタル信号同期回路 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 |