JPH0498335A - メモリ拡張方式 - Google Patents
メモリ拡張方式Info
- Publication number
- JPH0498335A JPH0498335A JP21177290A JP21177290A JPH0498335A JP H0498335 A JPH0498335 A JP H0498335A JP 21177290 A JP21177290 A JP 21177290A JP 21177290 A JP21177290 A JP 21177290A JP H0498335 A JPH0498335 A JP H0498335A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory card
- slot
- expansion
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔砥 賛〕
制御部（ＣＰＵ）に設けた基本メモリに対し、複数のｔ
、張用メモリカードを増設したメモリ拡張方式に関し、 ｊｕｔ的にメモリカードを増設する場合、＾メモリ空間
を連続するようにしたメモリ拡張方式を提供することｔ
−目的とし、 制御部（ＣＰＵ）Ｋ設は九基本メモリに増設し、複数の
任意容量の拡張用メモリカードをメモリスロットに装着
し、ＣＰＵからのメモリスロット識別手段とカード内の
メモリ容量判別手段によタメモリ空閲を選択するメモリ
拡張方式において、段階的に増設する第１の拡張用メモ
リカード円のメモリ容量判別手段の内容を第２の拡張用
メモリカードにメモリスロットを介して送る手Ｒ１１ｃ
設けた構成とする。
、張用メモリカードを増設したメモリ拡張方式に関し、 ｊｕｔ的にメモリカードを増設する場合、＾メモリ空間
を連続するようにしたメモリ拡張方式を提供することｔ
−目的とし、 制御部（ＣＰＵ）Ｋ設は九基本メモリに増設し、複数の
任意容量の拡張用メモリカードをメモリスロットに装着
し、ＣＰＵからのメモリスロット識別手段とカード内の
メモリ容量判別手段によタメモリ空閲を選択するメモリ
拡張方式において、段階的に増設する第１の拡張用メモ
リカード円のメモリ容量判別手段の内容を第２の拡張用
メモリカードにメモリスロットを介して送る手Ｒ１１ｃ
設けた構成とする。
不発＃ｉは、制御部（ｃｐｖＨｃ設けた基本メモリに対
し、複数の拡張用メモリカードを増設したメモリ拡張方
式に関するものである。
し、複数の拡張用メモリカードを増設したメモリ拡張方
式に関するものである。
従来、制御部（ＣＰＵ）に設けた基本メモリに増設して
複数のメモリカード會メモリスロットに！！着して運用
する方式が多用されている。
複数のメモリカード會メモリスロットに！！着して運用
する方式が多用されている。
第４図（Ｇ）は、この種の構成図を示す。ＣＰＵ１に本
来設けられた基本メモリ１０に対し、容量を増設するた
めメモリカード） １２１．１２２に装着するように、
拡張用メモリカード１１１．１１３が設けられる。
来設けられた基本メモリ１０に対し、容量を増設するた
めメモリカード） １２１．１２２に装着するように、
拡張用メモリカード１１１．１１３が設けられる。
それぞれのメモリカードにはアドレスデコード回ｊｋｉ
！ １３１．１ｈ を介してメモリ１４１，１４２が収
納されている。またＣＰＵ１ｉ１にスロット識別信号（
ＩＤ ）発生回路１５１．１５２が設けらル、ま次メモ
リカード内のメモリ容量判別信号発生回路１６１，１６
２が設けられ、これらの信号がアドレスデコード回路１
５．、１５゜に入力されることにようそれぞれ指定され
たスロットの指定領域がアクセス可能状態となる。しか
し、これらの２つのメモリカードはメモリスロットが選
択されるとスロット位置によってメモリアドレスの割当
が！定であシ、これに合せて設定スイッチを変える必要
がある。
！ １３１．１ｈ を介してメモリ１４１，１４２が収
納されている。またＣＰＵ１ｉ１にスロット識別信号（
ＩＤ ）発生回路１５１．１５２が設けらル、ま次メモ
リカード内のメモリ容量判別信号発生回路１６１，１６
２が設けられ、これらの信号がアドレスデコード回路１
５．、１５゜に入力されることにようそれぞれ指定され
たスロットの指定領域がアクセス可能状態となる。しか
し、これらの２つのメモリカードはメモリスロットが選
択されるとスロット位置によってメモリアドレスの割当
が！定であシ、これに合せて設定スイッチを変える必要
がある。
さら工、２つのメモリを段階的に増設する場合、メモリ
容量がたとえば２！＋６ｆＪか５１２ｆＪかにより前に
実装したメモリカードが無駄になることがあった。
容量がたとえば２！＋６ｆＪか５１２ｆＪかにより前に
実装したメモリカードが無駄になることがあった。
九とえば、！ ４ 因（り■の第１スロツトに示すよう
に、第１段階で２５６１１のメモリカードを実装してい
る場合、システムの増大により、５１２ｆＪ■メモリ容
量が必要になったとする。この場合、増盪分の２５６
ＨＭのメモリカードをさらにＸ２■スロノ、トに実装す
ルばよいと考えるが、従来の方式では、メモリスロット
によりメモリアドレスの割当が一定となっている。第４
図（−）■の；ｓ２スロットニ示すように、同じ容量の
２５６ＫＪＩでも第１スロ、トとはメモリアドレス割当
が不連続となり、アドレス割当の変更設定やアドレス１
換が必要となシ使いずらいっその九め、１４簡単表方法
として、ａＫあった■の第２スロツトの２５６ｆＪのメ
モリカードを捨てて■Ｏ新しい第２スロツトの５１２Ｋ
Ｅのメモリカードに変更するという方法がとられるが、
これは無駄が大きい。
に、第１段階で２５６１１のメモリカードを実装してい
る場合、システムの増大により、５１２ｆＪ■メモリ容
量が必要になったとする。この場合、増盪分の２５６
ＨＭのメモリカードをさらにＸ２■スロノ、トに実装す
ルばよいと考えるが、従来の方式では、メモリスロット
によりメモリアドレスの割当が一定となっている。第４
図（−）■の；ｓ２スロットニ示すように、同じ容量の
２５６ＫＪＩでも第１スロ、トとはメモリアドレス割当
が不連続となり、アドレス割当の変更設定やアドレス１
換が必要となシ使いずらいっその九め、１４簡単表方法
として、ａＫあった■の第２スロツトの２５６ｆＪのメ
モリカードを捨てて■Ｏ新しい第２スロツトの５１２Ｋ
Ｅのメモリカードに変更するという方法がとられるが、
これは無駄が大きい。
不発ａＡの目的は、Ｒ階的にメモリカードを増設する場
合、両メモリ空間を連続するようにしたメモリ拡張方式
ｔ−提供することＫある。
合、両メモリ空間を連続するようにしたメモリ拡張方式
ｔ−提供することＫある。
〔＆ｌ１題を解決するための手段〕
前記目的を達成するため、第１図の厘鳳説羽１に示すよ
うに、ｍ＃ｉｌ ＣＣＰＵ） １に設けた基本メモリ１
０に増設し、複数の任意容量の拡張用メモリカード１１
１，１１．ｔ−メモリスロット１２１，１２ｓＫｆｆｉ
着し、ＣＰび１からのメモリスコツト識別手Ｒ’ ５１
１１５３とカード内のメモリ容量判別手段１６１．１６
．によプメモリ空間を選択するメモリ拡張方式に訃いて
、 Ｒ階的に増設する第１の拡張用メモリカード１１１内の
メモリ容量判別子Ｒ１６１の内容１ｉ−第２の拡張用メ
モリカード１１１にメモリスロット１２１．１２．を介
して送る手段２１を設けた構成とするつ〔作 用〕 第１！！ｉに示すごとく、スロット識別（ＩＤ）信号発
生回路１５． 、１５． ｔ−それぞれ０．ＩＫ段設定
る。
うに、ｍ＃ｉｌ ＣＣＰＵ） １に設けた基本メモリ１
０に増設し、複数の任意容量の拡張用メモリカード１１
１，１１．ｔ−メモリスロット１２１，１２ｓＫｆｆｉ
着し、ＣＰび１からのメモリスコツト識別手Ｒ’ ５１
１１５３とカード内のメモリ容量判別手段１６１．１６
．によプメモリ空間を選択するメモリ拡張方式に訃いて
、 Ｒ階的に増設する第１の拡張用メモリカード１１１内の
メモリ容量判別子Ｒ１６１の内容１ｉ−第２の拡張用メ
モリカード１１１にメモリスロット１２１．１２．を介
して送る手段２１を設けた構成とするつ〔作 用〕 第１！！ｉに示すごとく、スロット識別（ＩＤ）信号発
生回路１５． 、１５． ｔ−それぞれ０．ＩＫ段設定
る。
すなわち、票１スロット■メモリカード１１□は°Ｊ”
で正常動作が行なわれる。第２スロツトのメモリカード
１１３は°１”で先潰アドレス′に第１スロツトの領域
に連続するように設定される。そのため、メモリカード
１１１内のメモリ容量判別信号発生回路１４１から九と
えば容量の最終２５６８Ｄ判別信号が発生された時これ
をライン２１１Ｃよりスロット１２．、１２．を介しメ
モリカード１１１に送る。−万、第２スコツトのメモリ
カード１１２はスロット識別（ＩＤ）信号発生回路１５
１が“１”であることから第１スロツトのメモリカード
１１１に連続させることを知シ、そのメモリ容量判別１
号発生回路１的の示す領域の先頭アドレスをメモリカー
ド１１１のアドレスと連続するように設定する。これら
は予めＣＰびに組込まれたプログラムにより実行される
。
で正常動作が行なわれる。第２スロツトのメモリカード
１１３は°１”で先潰アドレス′に第１スロツトの領域
に連続するように設定される。そのため、メモリカード
１１１内のメモリ容量判別信号発生回路１４１から九と
えば容量の最終２５６８Ｄ判別信号が発生された時これ
をライン２１１Ｃよりスロット１２．、１２．を介しメ
モリカード１１１に送る。−万、第２スコツトのメモリ
カード１１２はスロット識別（ＩＤ）信号発生回路１５
１が“１”であることから第１スロツトのメモリカード
１１１に連続させることを知シ、そのメモリ容量判別１
号発生回路１的の示す領域の先頭アドレスをメモリカー
ド１１１のアドレスと連続するように設定する。これら
は予めＣＰびに組込まれたプログラムにより実行される
。
〔実 １ 例〕
第２図は実施例の構成説明図である。
同図において、第４図（ａ）と異なる点は、スロット識
別信号発生回路１５１，１５．からの信号が、スロット
の識別の外、メモリカード１１１のメモリのアドレス領
域に連続してメモリカード１１りの先頭アドレスの設定
上指示し、そのプログラムが用意されることである。そ
のため、メモリカード１１１のメモリ容量判別信号発生
回路１６１からの判別信号が２イン２１を通してメモリ
カード１１２のアドレスデコード回路１５１に送られ、
本来のメモリカード１１２のメモリ容量判別信号発生回
路１６！で示されるアドレス領域の先頭がメモリカード
１１！のアドレス領域に連続するように設定される。す
なわち、ここでメモリカード１１！ではアドレス変換が
プログラムによ９行なわれる。
別信号発生回路１５１，１５．からの信号が、スロット
の識別の外、メモリカード１１１のメモリのアドレス領
域に連続してメモリカード１１りの先頭アドレスの設定
上指示し、そのプログラムが用意されることである。そ
のため、メモリカード１１１のメモリ容量判別信号発生
回路１６１からの判別信号が２イン２１を通してメモリ
カード１１２のアドレスデコード回路１５１に送られ、
本来のメモリカード１１２のメモリ容量判別信号発生回
路１６！で示されるアドレス領域の先頭がメモリカード
１１！のアドレス領域に連続するように設定される。す
なわち、ここでメモリカード１１！ではアドレス変換が
プログラムによ９行なわれる。
第５図（Ｇ）、（ｂ）は拡張例を示す説明図である。同
図（ｔＬ）の拡張例は、第１スロツトＣＩ’１）に２５
６ＫＥでおり、第２スロツ） （１ｈ）が２５６ＪＪで
どんなアドレス領域であって４，２ｇ１スロツトでは回
ｊｆ！１５１゜回路１６１の信号がアドレスデコーダ回
路１５１に入力され、同図−）■に示すように、２５６
ｊＵＩＫ案装される。また、第２スロツトは回ｍ１ｓｓ
、回路１６、からの信号がアドレスデコーダ回路１５！
に入力され、同図ｔｃ）■に示すよプに、アドレス領域
が連続するように設定され、同図（−■に合成ＣＩ）と
して示されるように、アドレス″１００００口〜１８Ｑ
ＯＯｏ’ ｔ−出力する。
図（ｔＬ）の拡張例は、第１スロツトＣＩ’１）に２５
６ＫＥでおり、第２スロツ） （１ｈ）が２５６ＪＪで
どんなアドレス領域であって４，２ｇ１スロツトでは回
ｊｆ！１５１゜回路１６１の信号がアドレスデコーダ回
路１５１に入力され、同図−）■に示すように、２５６
ｊＵＩＫ案装される。また、第２スロツトは回ｍ１ｓｓ
、回路１６、からの信号がアドレスデコーダ回路１５！
に入力され、同図ｔｃ）■に示すよプに、アドレス領域
が連続するように設定され、同図（−■に合成ＣＩ）と
して示されるように、アドレス″１００００口〜１８Ｑ
ＯＯｏ’ ｔ−出力する。
ｓ１スロットに５１２Ｂのメモリカード１１１が実装さ
れていて、第２スロツトに２５６８ま７ｔは５１２Ωの
メモリカード１１２が芙裏されている場合、前述と′＄
Ｊ様にしてアドレスデコード回路１５スは回路１５２及
び回路１６１からの信号により、アドレス”１８０００
０〜ＩＦＦＦＦＦ”を出力する。これ１＋ＧＴ１図（ｂ
）Ｏ■合成（１）および■合成（１）Ｋ示す。
れていて、第２スロツトに２５６８ま７ｔは５１２Ωの
メモリカード１１２が芙裏されている場合、前述と′＄
Ｊ様にしてアドレスデコード回路１５スは回路１５２及
び回路１６１からの信号により、アドレス”１８０００
０〜ＩＦＦＦＦＦ”を出力する。これ１＋ＧＴ１図（ｂ
）Ｏ■合成（１）および■合成（１）Ｋ示す。
以上説明し九よりに、本発明によれば、従来方式のよう
にスロット０位ｆｆ１ｉｃよ）メモリカードのアドレス
割当が固定とされる必要がなく、また段階的に増設する
際も以前のメモリカードを棄てることなく有効に使用す
ることができる。
にスロット０位ｆｆ１ｉｃよ）メモリカードのアドレス
割当が固定とされる必要がなく、また段階的に増設する
際も以前のメモリカードを棄てることなく有効に使用す
ることができる。
第１図は本発明の原ｍ説明図、第２図は実施例の構成説
明図、第５図（ａ７ 、 （ｈ） Ｆｉ実施列の動作を
示す説明図、第４図（、ｄ 、 （ｊ）は従来ガの説明
図でゐり、図中、１は制御部（ｃｐｖ）、１０は基本メ
モリ、１１、、１１．はメモリカード、ｔｚ、、 ｔｚ
、はメモリスロット、１３１．１３２はアドレスデコー
ド回路、１４１．１４２はメモリ、１５１．１５１はス
ロット識別信号発生回路、１６１．１６１はメモリ容量
判別信号発生回路を示す。 特許出原人 富士通株式会社 復式１八 弁塩士 １）坂 ｌＩ Ｘ 本発明の原理説明図 １８１図 実施例の構成説明図 第 ２１１！！１ 実施例の動作を示す説明図 第 ３ 図 （ｂ）従来の問題点説明図 従来例の説明図
明図、第５図（ａ７ 、 （ｈ） Ｆｉ実施列の動作を
示す説明図、第４図（、ｄ 、 （ｊ）は従来ガの説明
図でゐり、図中、１は制御部（ｃｐｖ）、１０は基本メ
モリ、１１、、１１．はメモリカード、ｔｚ、、 ｔｚ
、はメモリスロット、１３１．１３２はアドレスデコー
ド回路、１４１．１４２はメモリ、１５１．１５１はス
ロット識別信号発生回路、１６１．１６１はメモリ容量
判別信号発生回路を示す。 特許出原人 富士通株式会社 復式１八 弁塩士 １）坂 ｌＩ Ｘ 本発明の原理説明図 １８１図 実施例の構成説明図 第 ２１１！！１ 実施例の動作を示す説明図 第 ３ 図 （ｂ）従来の問題点説明図 従来例の説明図
Claims (1)
- 【特許請求の範囲】 制御部（ＣＰＵ）に設けた基本メモリに増設し、複数の
任意容量の拡張用メモリカードをメモリスロットに装着
し、ＣＰＵからのメモリスロット識別手段とカード内の
メモリ容量判別手段によりメモリ空間を選択するメモリ
拡張方式において、 段階的に増設する第１の拡張用メモリカード内のメモリ
容量判別手段の内容を第２の拡張用メモリカードにメモ
リスロットを介して送る手段を設け、 該両カードのメモリ空間を連続設定するようにしたこと
を特徴とするメモリ拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21177290A JPH0498335A (ja) | 1990-08-10 | 1990-08-10 | メモリ拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21177290A JPH0498335A (ja) | 1990-08-10 | 1990-08-10 | メモリ拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0498335A true JPH0498335A (ja) | 1992-03-31 |
Family
ID=16611338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21177290A Pending JPH0498335A (ja) | 1990-08-10 | 1990-08-10 | メモリ拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0498335A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6274137A (ja) * | 1985-09-27 | 1987-04-04 | Oki Electric Ind Co Ltd | メモリアドレス設定方式 |
-
1990
- 1990-08-10 JP JP21177290A patent/JPH0498335A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6274137A (ja) * | 1985-09-27 | 1987-04-04 | Oki Electric Ind Co Ltd | メモリアドレス設定方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3010947B2 (ja) | メモリアクセス制御装置 | |
| US4482950A (en) | Single-chip microcomputer | |
| KR850004820A (ko) | 멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법 | |
| JPH0498335A (ja) | メモリ拡張方式 | |
| JPH0236010B2 (ja) | ||
| KR910006855A (ko) | 인터럽트 제어회로 | |
| JP2853736B2 (ja) | クラスタ番号変換回路 | |
| JPS592052B2 (ja) | バス制御方法 | |
| SU1185343A1 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
| SU1405061A2 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
| JP2962247B2 (ja) | インサーキットエミュレータ | |
| JPH0562786B2 (ja) | ||
| JPS61269545A (ja) | 計算機システム | |
| JPS60178566A (ja) | アクセス制御方式 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPH11134287A (ja) | 入出力バスデータ転送装置 | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPS5952333A (ja) | システム拡張方式 | |
| KR920010380A (ko) | 다중 처리시스템 및 다중 처리시스템의 동기제어방법 | |
| JPH08314755A (ja) | トレース情報記録方法 | |
| JPS6020263A (ja) | 入出力装置の選択方式 | |
| JPS61113381A (ja) | 端末ステ−タス集収方式 | |
| JPS6280750A (ja) | システムバスのデ−タ転送装置 | |
| JPS63733A (ja) | プログラム実行処理方式 | |
| JPH04168545A (ja) | インターフェース回路 |