JPH01229359A - 疎結合マルチプロセッサシステム - Google Patents

疎結合マルチプロセッサシステム

Info

Publication number
JPH01229359A
JPH01229359A JP63056717A JP5671788A JPH01229359A JP H01229359 A JPH01229359 A JP H01229359A JP 63056717 A JP63056717 A JP 63056717A JP 5671788 A JP5671788 A JP 5671788A JP H01229359 A JPH01229359 A JP H01229359A
Authority
JP
Japan
Prior art keywords
processor
processors
communication
disconnected
separated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63056717A
Other languages
English (en)
Other versions
JPH0750464B2 (ja
Inventor
Mitsuaki Shoda
正田 光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63056717A priority Critical patent/JPH0750464B2/ja
Publication of JPH01229359A publication Critical patent/JPH01229359A/ja
Publication of JPH0750464B2 publication Critical patent/JPH0750464B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は疎結合マルチプロセッサシステムに関する。
〔従来の技術〕
従来の疎結合マルチプロセッサシステムにおいて、ある
プロセッサがシステムから切離された場合、切離された
プロセッサは自分が切離されたことを認識できなかった
。
〔発明が解決しようとする課題〕
上述した従来の疎結合マルチプロセッサシステムは、各
プロセッサは自分がシステムから切離されたことを認識
することができないので、システムから切離されていた
場合、プロセッサ間で共有しているファイルにアクセス
すると、その内容を破壊するという欠点がある。
〔課題を解決するための手段〕
本発明の疎結合マルチプロセッサシステムは、全プロセ
ッサのシステムとしての動作状態を認識するプロセッサ
状態認識手段を有し、各プロセッサは、他のプロセッサ
のシステムとしての動作状態が変化したことを知らせる
前記プロセッサ状態認識手段からの通知を記憶し、かつ
、システムから切離された他のプロセッサからの通信を
受取らない機能を持ち、他のプロセッサが自プロセッサ
の通信を受取らないことを検出した場合、自プロセッサ
が前記プロセッサ状態認識手段からの通知により該通信
相手プロセッサのシステムとしての動作状態をどのよう
に記憶しているかを、プロセッサのシステムとしての動
作状態の変化が他のプロセッサに認識されるに要する最
大時間以上経過後に調べ、システムとして動作中である
と記憶しているときは自プロセッサの動作を停止する。
〔作用〕
プロセッサがシステムとしての動作状態がシステムから
切離されたとき、他のプロセッサとのプロセッサ間通信
により、そのことを認識して自プロセッサの動作を停止
するので、システムから切離されたプロセッサがプロセ
ッサ間で共有しているファイルにアクセスして内容を破
壊することがない。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第1図は本発明の疎結合マルチプロセッサシステムの一
実施例のブロック図、第2図は第1図のプロセッサ間通
信制御部3.,32.・・・、 3n (7)処理の流
れ図である。
疎結合マルチプロセッサシステムはプロセッサ1、.1
2.・・・、1nとプロセッサ監視装置2により構成さ
れ、各プロセッサ1.,12.・・・。
inには、それぞれプロセッサ間通信制御部3、.32
.・・・、3oが設けられている。また。
各プロセッサ’l 、”2 +・・・、1nは通信路4
1.42.・・・、4nを介してプロセッサ監視装置2
に接続され、プロセッサ間通信制御部3、。
32、・・・、3nにより通信路5を介して相互に接続
されている。プロセッサ監視装置2は一定時間ごとにハ
ートビートチエツクにより動作中の全プロセッサ1□、
12.・・・、1nのシステムとしての動作状態を監視
し、システムとしての動作状態がシステムから切離され
たプロセッサを検出した場合その旨を該当する通信路を
介して他の全プロセッサ1..12 、・・・、1nの
プロセッサ間通信制御部3.,32.・・・、3nに通
知する。プロセッサ間通信制御部31,3□、・・・、
3nは第2図に示すように、通信路5を介してプロセッ
サ1、.12.・・・、ln相互間の通信を司どってお
り(ステップ11) 、システムから切離されたプロセ
ッサl、、12.・・・、1nからの通信は無視して受
取らないようになっている。また、プロセッサ間通信制
御部3.,32.・・・、3nは、他のプロセッサ1.
.12 、・・・、1nが自プロセッサからの通信を受
取らない場合は通信エラーとして検出する0通信相手プ
ロセッサ1.,12.・・↑。
1、が通信を受取らないので通信エラーとして検出され
る原因として、 (1)通信相手プロセッサ1..12.・・・、ITI
が、通信元プロセッサである自プロセッサがシステムか
ら切離されたと認識している場合と、 (2)通信相手
プロセッサ1..12.・・・、lnがシステムから切
離されて、通信元プロセッサである自プロセッサの通信
を受取らない場合とがある。
以上の2つのうち(2)の場合であれば自プロセッサを
自ら停止させる必要がないので、これを確認するために
通信エラーを検出したとき(ステップ12)、ある一定
時間に設定されたタイマを起動してタイムアウトするま
で待つ(ステップ13)、タイマがタイムアウトすると
通信エラーとなった相手プロセッサ1..12 、・・
・、1nのシステムとしての動作状態を自プロセッサが
どのように認識しているかを調べ(ステップ14)、シ
ステムから切離されたと認識しているならば、通信エラ
ーとなった原因は相手プロセッサ11 。
12、・・・、lnがシステムから切離されたためであ
るので何も行なわないが、システムとして動作中である
と認識しているならば、相手プロセッサ11 +  1
2 、・・・、lnが通信元プロセッサ、すなわち自プ
ロセッサがシステムから切離されたと認識しているため
であり、また、あるプロセッサ1、.1,2 、・・・
、1nが他のプロセッサから見てシステムから切離され
ているということは、そのプロセッサがシステムから切
離されていることであるので、自プロセッサを停止させ
る(ステップ15)。
なお、ステップ12で通信エラーを検出してから一定時
間待つ(ステップ13)ためのタイマの設定時間は、あ
るプロセッサ11.12 +・・・、1nがシステムか
ら切離されてから、そのことがプロセッサ監視装置2を
介して動作中の他のプロセッサ11 +  ’2 、・
・・、lnに認識されるに必要な最大時間よりも大きな
値としておく。
次に、本実施例の動作を説明する。
動作中の疎結合マルチプロセッサシステムでプロセッサ
IIがシステムから切離された場合について説明する。
プロセッサ11がシステムから切離されると、プロセッ
サ監視装置2がこのことを他のプロセッサ12.・・・
、1nに通知し、プロセッサ間通信制御部32.・・・
、3nはプロセッサ11がシステムから切離されたこと
を記憶するとともにプロセッサ11からの通信を受取ら
なくなる。プロセッサ間通信制御部31は、他のプロセ
ッサ12.・・・。
1nへの通信を通信エラーとして検出するのでタイマを
起動し、タイムアウトすると他のプロセッサ1□、・・
・、lnの動作状態を自プロセッサIIがどのように認
識しているかを調べ、この場合システムとして動作中で
あると認識しているので、自プロセッサl、はシステム
から切離されていると判断して自プロセッサ11を停止
させる。
〔発明の効果〕
以上説明したように本発明は、各プロセッサで他のプロ
セッサのシステムとしての動作状態が変化したことを認
識し、システムから切離されたプロセッサからの通信を
受取らないようにし、他のプロセッサが通信を受取らな
いとき、その相手プロセッサのシステムとしての動作状
態を自プロセッサがどのように認識しているかを、ある
プロセッサの状態変化が他のプロセッサに認識されるに
要する時間以上経過してから調べて、システムとして動
作中であると認識しているならば、プロセッサが自発的
に停止することにより、システムから切離されたプロセ
ッサがプロセッサ間で共有しているファイルにアクセス
して内容を破壊する等の問題を回避することができると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の疎結合マルチブツセ−2サシステムの
一実施例のブロー2り図、第2図は第1図のプロセッサ
間通信制御部3.,32.・・・、3nの処理の流れ図
である。 1、.12.・・・+In・・・・・・プロセッサ、2
・・・・・・ブロセー2す監視装置、31.32 +・
・・、3n・・・・・・プロセッサ間通信制御部、a8
,42 +・・・、4n、5・・・・・・通信路。 特許出願人  日本電気株式会社 代 理 人  弁理士 内 原  晋 第2図

Claims (1)

  1. 【特許請求の範囲】 1、疎結合マルチプロセッサシステムにおいて、全プロ
    セッサのシステムとしての動作状態を認識するプロセッ
    サ状態認識手段を有し、 各プロセッサは、他のプロセッサのシステムとしての動
    作状態が変化したことを知らせる前記プロセッサ状態認
    識手段からの通知を記憶し、かつ、システムから切離さ
    れた他のプロセッサからの通信を受取らない機能を持ち
    、他のプロセッサが自プロセッサの通信を受取らないこ
    とを検出した場合、自プロセッサが前記プロセッサ状態
    認識手段からの通知により該通信相手プロセッサのシス
    テムとしての動作状態をどのように記憶しているかを、
    プロセッサのシステムとしての動作状態の変化が他のプ
    ロセッサに認識されるに要する最大時間以上経過後に調
    べ、システムとして動作中であると記憶しているときは
    自プロセッサの動作を停止することを特徴とする疎結合
    マルチプロセッサシステム。
JP63056717A 1988-03-09 1988-03-09 疎結合マルチプロセッサシステム Expired - Lifetime JPH0750464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63056717A JPH0750464B2 (ja) 1988-03-09 1988-03-09 疎結合マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63056717A JPH0750464B2 (ja) 1988-03-09 1988-03-09 疎結合マルチプロセッサシステム

Publications (2)

Publication Number Publication Date
JPH01229359A true JPH01229359A (ja) 1989-09-13
JPH0750464B2 JPH0750464B2 (ja) 1995-05-31

Family

ID=13035237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63056717A Expired - Lifetime JPH0750464B2 (ja) 1988-03-09 1988-03-09 疎結合マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH0750464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460750A (ja) * 1990-06-28 1992-02-26 Fujitsu Ltd クラスタ停止装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460750A (ja) * 1990-06-28 1992-02-26 Fujitsu Ltd クラスタ停止装置

Also Published As

Publication number Publication date
JPH0750464B2 (ja) 1995-05-31

Similar Documents

Publication Publication Date Title
JP2735514B2 (ja) プロセス状態管理方式
JP2965075B2 (ja) プログラム実行状態監視方法
JPH01195544A (ja) デュプレックス構成システムのダウン監視方式
JPH0750464B2 (ja) 疎結合マルチプロセッサシステム
JPH0652130A (ja) マルチプロセッサシステム
JPH01166161A (ja) マルチプロセッサシステムの相互監視方式
JP2705401B2 (ja) マルチプロセッサ制御方法
JPH04153810A (ja) 異常処理方式
JP2716537B2 (ja) 複合システムにおけるダウン監視処理方式
JPH0430245A (ja) マルチプロセッサ制御方式
JPH01147768A (ja) 疎結合マルチプロセッサシステム
JPH0253156A (ja) 入出力装置における異常監視装置
JP2658683B2 (ja) 相互スタンバイシステムにおけるシステムストール監視制御方式
JP2578908B2 (ja) 再立ち上げ方式
JPS59202527A (ja) バス制御方式
KR200183293Y1 (ko) 개인용 컴퓨터 이상발생복구장치
JPH0460750A (ja) クラスタ停止装置
JPH041831A (ja) プログラム暴走監視方式
JPH0498501A (ja) 制御装置
JPH04277858A (ja) マルチプロセッサシステム
JPS62287354A (ja) オンライン処理システムにおける高負荷時のタイムオ−バ・エラ−発生防止方式
JPH01116739A (ja) Cpuの監視装置
JPH01273145A (ja) ヒストリ制御方式
JPH0683721A (ja) 入出力装置の状態監視制御方式
JPS62106564A (ja) 情報処理システムの現用/予備切り替え制御方式