JPH0499309A - バーニアパターン - Google Patents

バーニアパターン

Info

Publication number
JPH0499309A
JPH0499309A JP2217312A JP21731290A JPH0499309A JP H0499309 A JPH0499309 A JP H0499309A JP 2217312 A JP2217312 A JP 2217312A JP 21731290 A JP21731290 A JP 21731290A JP H0499309 A JPH0499309 A JP H0499309A
Authority
JP
Japan
Prior art keywords
vernier
pattern
scale
main scale
scales
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2217312A
Other languages
English (en)
Inventor
Tetsuya Kitagawa
哲也 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2217312A priority Critical patent/JPH0499309A/ja
Publication of JPH0499309A publication Critical patent/JPH0499309A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length-Measuring Instruments Using Mechanical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体ウェハの製造工程で各加工工程で用い
られるマスクのバーニアパターンに関する。
[発明の概要] 本発明は、半導体ウェハ上に素子を形成する各工程で用
いられるマスクのバーニアパターンにおいて、 一つの主尺に対して尺度の異なる二つの副尺を有するこ
とにより、 各工程毎にバーニアの種類を変更することなく、また、
バーニアパターンのために広い領域をとることなく、2
種類の要求精度のバーニアパターンを得られるようにし
たものである。
「従来の技術] 従来、半導体ウェハの各加工工程間のマスクの重ね合わ
せ精度を評価する場合、ウェハ用のバーニアパターン(
主尺)とウェハ上に転写された副尺であるマスク用バー
ニアパターン(レジストパターン)との相対位置ずれを
読み取ることが行なわれている。第2図は、この下地パ
ターンと上層パターンで形成されたウェハ上の一組のバ
ーニアを示している。同図中、lはX軸方向に所定ピッ
チで平行なパターンが描かれた主尺であり、2は主尺l
が形成される前工程の次に行なわれる後工程で形成され
た副尺を示している。この副尺2のピッチは、主尺Iの
ピッチに対して僅かに異なって設定されており、これら
主尺1と副尺2との相対位置ずれを読み取ることにより
、重ね合せ精度の評価が行なわれるようになっている。
なお、同図中3はY軸方向に平行に形成された主尺であ
り、4はこの主尺3に対して設定された副尺である。
この従来例は、最大±2.5μmの範囲まで読み取れる
ことが出来、読み取りの精度は0.5μmとなる。
1課題を解決するための手段3 そこで、本発明は、半導体ウェハ上に素子を形成する各
工程で用いられるマスクのバーニアパターンにおいて、
一つの主尺に対して尺度の異なる二つの副尺を有するこ
とを、その解決手段としている。
[発明が解決しようとする課題] しかしながら、このような従来のバーニアパターンにあ
っては、主尺と副尺は夫々所定ピッチの配列で形成され
たバーニアを用いるため、ずれの読み取り精度及びずれ
量の読み取り範囲が一律に決まり、ずれ許容範囲の大小
、読み取り要求精度の高低により数種類のバーニアパタ
ーンの組合わせを用意し、要求に応じてパターンを使い
分ける必要があった。
本発明は、このような問題点に着目して創案されたもの
であって、工程毎にバーニアの種類を変更することなく
、2種類の要求精度を選択できるバーニアパターンを得
んとするものである。
[作用] 主尺に対して二つの副尺は、夫々異なったずれ読み取り
精度を得ることが出来、ずれ読み取り要求精度の高低に
亘る重ね合わせ精度の評価を可能にする。
[実施例] 以下、本発明に係るバーニアパターンの詳細を図面に示
す実施例に基づいて説明する。
本実施例においては、第1図に示すように、主尺10.
13と、この主尺10.13の両側に夫々ピッチの異な
る第1副尺II、14と第2副尺12.15を備えてい
る。
主尺lOとこの両側に配置される第1副尺II。
第2副尺12は、X軸方向に沿って夫々所定ピッチで間
欠的に配置され、主尺13とこの両側の第1副尺14.
第2副尺15は、Y軸方向に沿って夫々所定ピッチで間
欠的に配置される。
主尺10.+3と副尺11,12.14.15とは、夫
々異工程で用いられるマスクに形成され、第1図は、ウ
ェハ上に転写されたバーニアパターン(レジストパター
ン)を示している。
主尺10,13及び第1副尺11,14.第2副尺12
,15の各ピッチの設定は、要求される2種類の工程の
バーニアの読み取り範囲、読み取り精度により任意に決
定される。例えば、第1図に示すように、第1副尺11
,14の1ピツチ当りのずれが0.1μm、第2副尺1
2.15の1ピツチ当りのずれが0.5μmとすると、
本実施例では、最大±2.5μmの範囲までずれを読む
ことができ、且つ±0.5μmまでの間なら0.1μm
精度でずれを読み取ることが可能となる。
本実施例においては、第2図に示した従来例が最大±2
.5μmの範囲まで読み取れる点ては同じであるか、読
み取り精度は同従来例の05μmからO1μmへと高精
度化を達成することが可能となる。
なお、本実施例においては、主尺10.13の中央のバ
ーニア10a、、13aを長く形成し、また、第1副尺
11.14.第2副尺12.15夫々の中央のバーニア
lla、14a、1221.15aを長く形成し、視認
性を良好にしている。
以上、実施例について説明したが、本発明はこれに限ら
ず構成の趣旨に付随した各種の設計変更が可能である。
例えば上記実施例においては、第1副尺の1ピツチ当り
のずれを0.1μm1第2副尺の1ピツチ当りのずれを
0.5μmに設定したが、各前工程の読み取り範囲、精
度に応じて適宜設定されることは言うまでもない。
[発明の効果コ 本発明は係るバーニアパタンによれば、工程毎にバーニ
アパタンの種類を変更することなく、また、バーニアバ
タン形成の領域を広くとることなく2種類の要求精度の
バーニアを得る効果がある。
【図面の簡単な説明】
第1図は本発明に係るバーニアパターンの実施例の重ね
合せ状態を示す平面図、第2図は従来のバーニアパター
ンの重ね合せ状態を示す平面図である。 10.13・・・主尺、11.14・・・第1副尺、1
2.15・・・第2副尺。 14蔦l111尺 木麦明0莢胞1夕11のバーニアパターンの1ね令わ亡
た林、鞄乞承11図第1図

Claims (1)

    【特許請求の範囲】
  1. (1)半導体ウェハ上に素子を形成する各工程で用いら
    れるマスクのバーニアパターンにおいて、一つの主尺に
    対して尺度の異なる二つの副尺を有することを特徴とす
    るバーニアパターン。
JP2217312A 1990-08-17 1990-08-17 バーニアパターン Pending JPH0499309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2217312A JPH0499309A (ja) 1990-08-17 1990-08-17 バーニアパターン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2217312A JPH0499309A (ja) 1990-08-17 1990-08-17 バーニアパターン

Publications (1)

Publication Number Publication Date
JPH0499309A true JPH0499309A (ja) 1992-03-31

Family

ID=16702188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217312A Pending JPH0499309A (ja) 1990-08-17 1990-08-17 バーニアパターン

Country Status (1)

Country Link
JP (1) JPH0499309A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004601A (ja) * 2007-06-22 2009-01-08 Jeol Ltd 荷電粒子ビーム描画装置のフィールド接合精度測定方法
US7791212B2 (en) 2005-12-20 2010-09-07 Nec Corporation Hybrid mounted device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791212B2 (en) 2005-12-20 2010-09-07 Nec Corporation Hybrid mounted device and method of manufacturing the same
JP2009004601A (ja) * 2007-06-22 2009-01-08 Jeol Ltd 荷電粒子ビーム描画装置のフィールド接合精度測定方法

Similar Documents

Publication Publication Date Title
US5498500A (en) Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
US5665495A (en) Method for fabricating a semiconductor with a photomask
JPS5968928A (ja) 半導体装置の製造方法
JP3552884B2 (ja) 重ね合わせ精度測定用パターン
JPH0499309A (ja) バーニアパターン
JP3580992B2 (ja) フォトマスク
JPH07120696B2 (ja) 半導体装置の製造方法
KR20020046286A (ko) 반도체 장치의 오버레이 측정 방법
JPH0387013A (ja) 半導体装置の製造方法
JPS5839015A (ja) 半導体装置の製造方法
JPS588132B2 (ja) 集積回路製造方法
JPS5975627A (ja) 半導体装置の製造方法
JP2764925B2 (ja) 半導体装置の製造方法
JPH0534106Y2 (ja)
JPS59161033A (ja) フオトマスク
JPS5858807B2 (ja) フオトマスク
JPH03238809A (ja) 半導体装置用目合わせマスク
JPS6345091B2 (ja)
JPH10185541A (ja) 配置精度測定方法、フォトマスク及び半導体装置
JPS63311798A (ja) 位置合せマ−ク
JPH0298117A (ja) 半導体装置の評価パターン
JPH02192140A (ja) 半導体装置の製造方法
JPH01282816A (ja) 半導体製造装置
JPH0758682B2 (ja) 露光方法
JPS6030136A (ja) パタ−ンの形成方法