JPH07120696B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 スクライブラインで画定される半導体回路形成領域を複
数個集めてブロック化し、このブロック化された半導体
回路形成領域内に半導体回路の単体素子測定用のモニタ
パターンの測定パッドをこのブロック内で共通な配列で
形成し、この測定パッド間を接続するための配線パター
ンをこの半導体回路形成領域ごとに異なる配線パターン
にしたパターンデータを用いることにより、半導体回路
形成領域を複数個集めたブロック単位で、半導体回路を
構成する全ての素子のモニタの測定が可能となる。

このようにモニタパターンをブロック化した半導体回路
形成領域に集合させて配置するから、半導体回路形成領
域に余裕を持たすことができるので、IC等の半導体素子
の集積度を向上させることが可能となる。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に係り、特にレチクルを
用いて半導体ウェハにパターンを縮小露光する場合、或
いはレチクルを用いてマスクにパターンを縮小露光して
ウェハ露光用のマスクを作製する場合に、レチクルの交
換回数を減少させることにより工数の削減を図り、ブロ
ック化されたパターンデータを用いて作製したマスクを
用いてウェハを等倍露光する場合に、チップずれを気に
しないで済むようにし、かつ形成される半導体素子の特
性を測定するためのモニタをブロック化された半導体チ
ップ形成領域にまとめることにより半導体素子の集積度
の向上を図った半導体装置の製造方法に関するものであ
ります。

IC等の半導体装置のパターンを形成する場合、磁気ディ
スク装置等にファイルされているパターンデータを用い
て半導体ウェハに電子ビームで直接露光したり、或いは
このパターンデータを用いて予めレチクルを作製し、こ
のレチクルを縮小露光して半導体ウェハにパターンを形
成する方法が採用されている。

またその他の方法として、このパターンデータを用いて
電子ビームを使用してマスクを作製し、このマスクを用
いてウェハに等倍露光したり、或いはパターンデータを
用いてレチクルを予め作製し、このレチクルを縮小露光
してマスクを作製し、このマスクを用いてウェハを等倍
露光する方法が採用されている。

ところがこのようなパターンデータを設計する場合、例
えば一枚のシリコン等のウェハを、スクライブラインで
画定された所定の寸法の方形の半導体回路形成領域を一
個のチップにしている。

そしてこのチップ内に形成される半導体回路の単体素子
である、トランジスタやダイオード等の特性を測定する
モニタや、これらの素子を形成する抵抗等の測定モニタ
が含まれるように設計している。

このようなパターンデータを設計する場合、モニタパタ
ーンの配置等を考慮することにより、できる限り一枚の
ウェハ内に多数のIC等の半導体素子が高密度で集積され
るような半導体装置の製造方法が要望されている。

〔従来の技術〕

従来の半導体ウェハ上に形成されるパターンは第３図に
示すように所定のピッチで形成される縦方向のスクライ
ブライン１と、これと直交し、所定のピッチで形成され
る横方向のスクライブライン２とからなり、この両スク
ライブライン1,2で囲まれた領域が半導体回路形成領域
３となる。

そして従来の半導体ウェハにおいては、第３図及び第４
図に示すように、このスクライブライン1,2で囲まれた
各半導体回路形成領域３内にトランジスタ特性や抵抗特
性等の測定用のモニタパターン４等が素子の特性を検査
するのに必要な数だけ、複数個形成されている。

更にこのモニタパターン４の周囲に付随して、このモニ
タより出力される情報を測定するための測定用電極針等
を接触させるための測定パッド５が設けられている。

更にその他の例として、第５図に示すように、上記のモ
ニタパターン４や、その周囲の測定パッド５が半導体回
路形成領域３の周囲のスクライブライン１および２が通
過する間の領域のスクライブ領域６に設けられている場
合がある。

更に図示していないが、これらモニタパターン４や、そ
の測定パッド５を半導体回路形成領域３およびスクライ
ブ領域６の両方の領域に形成する場合もある。

またその他の従来例として、第６図に示すように、これ
ら半導体回路形成領域３を例えば４個まとめてブロック
７とし、このブロック７内のそれぞれの半導体回路形成
領域３内に、それぞれ異なるモニタパターン４と測定パ
ッド５を設け、ブロック７内の各々の半導体回路形成領
域３の素子の特性は、すべてこれらのモニタパターン４
で測定可能とするように形成する場合がある。

またその他の従来例として、第７図に示すように、これ
ら共通のモニタパターン４と測定パッド５とを、ブロッ
ク化された半導体回路形成領域３のスクライブライン領
域６に設ける場合がある。

また図示していないが、このように半導体回路形成領域
３をブロック化した場合でも、モニタパターン４と測定
パッド５を半導体回路形成領域３とスクライブ領域６と
の両方の領域に設ける場合がある。

またその他の従来例としてスクライブライン1,2で囲ま
れた半導体回路形成領域３をモニタパターン専用の領域
とし、製品を形成する半導体回路形成領域３の間に配置
する場合がある。

〔発明が解決しようとする問題点〕

第４図および第５図に示すように、１個の半導体回路形
成領域３内にモニタパターン４や測定パッド５を収容し
ようとすると、これらのパターンの占める面積が大きく
なってトランジスタ等の半導体回路を構成する素子の集
積度が低下するという問題点がある。

また第６図および第７図に示すように、或るブロック化
された半導体回路形成領域３のそれぞれ異なるモニタパ
ターン４や測定パッド５を設ける場合には、レチクルを
用いて一旦マスクを作製した後、このマスクを用いてウ
ェハを露光する工程においては、半導体回路形成領域３
内に形成されるモニタパターンは半導体回路形成領域３
単位毎の繰り返しパターンでないため、モニタパターン
が形成されず、従ってモニタの測定ができないという問
題点がある。また半導体回路形成領域３をモニタの専用
領域とする場合には、レチクルを用いて半導体ウェハを
露光する場合に、予め半導体回路形成領域３をパターニ
ングするためのレチクルを用いて半導体ウェハ上のレジ
スト膜に所定のパターンとなるように縮小露光した後、
モニタ形成用パターンが描画されているレチクルと交換
して露光し、再び半導体回路形成領域３をパターニング
するためのレチクルを用いて露光作業をすることが必要
になり、レチクルを交換する度にレチクルの位置合わせ
作業を行わねばならないために作業が煩雑になるという
問題点がある。

また第５図および第７図に示すように、モニタパターン
４の一部、または全部をスクライブ領域６上に形成する
方法では、特に第５図のようにブロック化されていない
場合には、半導体回路形成領域３の面積が小さくなる
と、すべてのモニタパターン４をスクライブ領域６上に
形成するのが困難になるという問題点がある。

本発明は上記のような種々の問題点を解決するための半
導体装置の製造方法であり、レチクル交換に要する工数
の削減を図り、かつ集積度を低下させることなくモニタ
を形成することが可能となる半導体装置の製造方法の提
供を目的とする。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、半導体回路パターン
データを用いて半導体装置を製造する場合に於いて、ス
クライブラインで画定される半導体回路形成領域を複数
個集めてブロック化し、このブロック化された半導体回
路形成領域内に半導体回路の単体素子測定用のモニタパ
ターンの測定パッドをこのブロック内で共通な配列で形
成し、この測定パッド間を接続するための配線パターン
ををこの半導体回路形成領域ごとに異なる配線パターン
にしたパターンデータを用いて半導体装置を製造するよ
うに構成する。

〔作用〕

即ち、本発明の半導体装置の製造方法においては第１図
に示すように、半導体装置の製造用ウェハにパターンを
形成するためのパターンデータで形成された、スクライ
ブライン11,12により画定された半導体回路形成領域13
に形成される素子の特性を検査するためのモニタパター
ン14,15,16,17の測定パッド14A,14B,14C,14D、15A,15B,
15C,15D、16A,16B,16C,16D、17A,17B,17C,17Dを予め共
通な配列になるように形成し、この測定パッド間を接続
する配線パターンがそれぞれ異なるパターンになるよう
にしたパターンデータを用いて作製したレチクルを用い
るので、半導体ウェハを露光する場合にレチクルを交換
する必要がなくなる。

また、このようにモニタパターン14,15,16,17の形成領
域を限定しているので、半導体回路をウェハ内に高密度
に集積して形成することが可能となる。

〔実施例〕

本発明の一実施例について図面により詳細に説明する。

第１図に示すように、横方向のスクライブライン11およ
び縦方向のスクライブライン12で画定された半導体回路
形成領域に、13A,13B,13C,13Dの４領域をまとめてブロ
ック化し、このブロック化された４領域の各々の領域13
A,13B,13C,13Dにモニタパターン14,15,16,17が設けられ
ている。

そして、半導体回路形成領域13Aにおける拡散抵抗測定
用モニタパターン14の測定パッド14A,14B,14C,14Dおよ
び半導体回路形成領域13Bのコンタク抵抗測定用モニタ
パターン15の測定パッド15A,15B,15C,15D等の各測定パ
ッドの配列は同一のブロックを構成する各半導体回路形
成領域13A,13B,13C,13D間で同一の配列になるように形
成している。

そして、この拡散抵抗測定用モニタパターン14の測定パ
ッド14A,14B,14C,14Dの配線接続パターンと、コンタク
抵抗測定用モニタパターン15の測定パッド15A,15B,15C,
15Dの配線接続パターンとを異ならせることによりそれ
ぞれのモニタパターン14,15の機能を果たせるようにし
ている。

このようにすれば、モニタパターン14,15,16,17と半導
体回路形成領域13A,13B,13C,13Dを形成するためのレチ
クルは一枚で済み、従来のように半導体チップ形成用の
レチクルとモニタパターン形成用のレチクルを二枚用い
てレチクルを交換する度にマスク合わせをする工数が不
要になり、またモニタパターンが半導体チップの各ブロ
ック毎に共通にまとまって形成されるので、半導体回路
形成領域13A,13B,13C,13Dにおいて、モニタパターン以
外のトランジスタ等の素子形成領域の面積を十分に取れ
るので、半導体素子の集積度も向上させることが可能と
なる。

また、配線パターンを除くモニタパターンが、測定パッ
ドを含めて共通の配列パターンで形成されているので、
マスク合わせのチップずれがあっても問題にならない利
点がある。

尚、上記の実施例ではモニタパターンや測定パッドを半
導体回路形成領域13内に設けているが、第２図に示す他
の実施例のように、これらのモニタパターン14,15,16,1
7やその測定パッド14A,14B,14C,14D、15A,15B,15C,15
D、16A,16B,16C,16D、17A,17B,17C,17Dをスクライブラ
イン11,12が通過する間の領域のスクライブ領域18に設
けることも可能である。

また図示しないが、このモニタパターンとその測定パッ
ドを半導体回路形成領域13とスクライブ領域18の両方に
設けることも可能である。

〔発明の効果〕

以上述べたように本発明の半導体装置の製造方法によれ
ば、レチクルの位置合わせの回数が減少するので半導体
装置の製造工数が低下する。また配線パターンを除くモ
ニタパターンが、測定パッドを含めた状態で、共通な配
列で形成されているため、マスクの位置合わせの作業を
容易に行うことが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の方法で形成した半導体ウェ
ハのパターン図、 第２図は本発明の他の実施例の方法で形成した半導体ウ
ェハのパターン図、 第３図は従来の方法で形成した半導体ウェハのパターン
図、 第４図および第５図は従来の方法による半導体回路形成
領域のパターン図、 第６図及び第７図は従来の他の方法で形成した半導体回
路形成領域、 図において、 11,12はスクライブライン、13A,13B,13C,13Dは半導体回
路形成領域、14,15,16,17はモニタパターン、14A,14B,1
4C,14D、15A,15B,15C,15D、16A,16B,16C,16D、17A,17B,
17C,17Dは測定パッド、18はスクライブ領域、を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体回路パターンデータを用いて半導体
   装置を製造する場合に於いて、 スクライブラインで画定される半導体回路形成領域を複
   数個集めてブロック化し、該ブロック化された半導体回
   路形成領域内に半導体回路の単体素子測定用のモニタパ
   ターンの測定パッドを前記ブロック内で共通な配列で形
   成し、該測定パッド間を接続するための配線パターンを
   前記半導体回路形成領域ごとに異なる配線パターンにし
   たパターンデータを用いて半導体装置を製造することを
   特徴とする半導体装置の製造方法。